边界扫描测试电路的设计被引量：7

Design of Boundary-Scan Test Circuits

下载PDF

导出

摘要　讨论了边界扫描测试电路的设计方法和电路的基本结构,并针对光纤通信系统中的32:1时分复用芯片设计了边界扫描电路,给出了模拟结果。 The design techniques for boundaryscan test circuits are discussed in the paper The boundaryscan architecture at IC level is presented A boundaryscan test circuit for 32:1 MUX used in fiber communication system is designed, and the simulation result of the circuit is provided

作者王孜刘洪民吴德馨

机构地区中国科学院微电子中心

出处《微电子学》 CAS CSCD 北大核心 2003年第1期71-73,77,共4页 Microelectronics

关键词边界扫描测试电路设计方法光纤通信时分复用芯片板级测试 IEEE标准1149.1 Boundary-scan test Board level test IEEE Std.1149.1 Optical fiber communication

分类号 TN929.11 [电子电信—通信与信息系统]

引文网络
相关文献

参考文献3

1.专用集成电路和集成系统自动化设计方法[A]..中国集成电路大全[C]..北京:国防工业出版社,1997..
2IEEE Standard 1149. 1-1990, IEEE Standard Test Access Port and Boundary-Scan Architecture [S].IEEE. 1990.
3Whetsel L. An IEEE 1149. 1-based test access architecture tor IC's with embedded cords [A]. Proc IEEE Int Test Conf[C]. 1997. 69-78.

同被引文献37

1雷加,苏波.基于IEEE1149.4标准TAP控制器的设计[J].仪器仪表学报,2007,28(S1):298-299. 被引量：9
2薛亮,沈延钊,张向民.一种A/D静态参数和动态参数的测试方法[J].仪器仪表学报,2004,25(z1):72-74. 被引量：16
3张西多,易晓山,胡政.基于IEEE1149.4的混合信号边界扫描测试控制器设计[J].计算机测量与控制,2006,14(5):570-572. 被引量：10
4张媛媛,姜岩峰.Σ-Δ模拟/数字转换器综述[J].微电子学,2006,36(4):456-460. 被引量：12
5倪军,杨建宁.基于边界扫描技术的数字系统测试研究[J].电子技术应用,2006,32(9):107-110. 被引量：4
6杨虹,徐超强,侯华敏.基于边界扫描技术的集成电路可测性设计[J].重庆邮电学院学报（自然科学版）,2006,18(6):686-688. 被引量：5
7杨江平,周曼丽,李桂祥.基于边界扫描测试的电路单元测试性设计研究[J].计算机测量与控制,2007,15(5):587-590. 被引量：3
8吕彩霞,李哲英.JTAG软核设计与仿真[J].北京联合大学学报,2007,21(2):58-62. 被引量：1
9NIKIL K, PAREKHJI R A. DFT for test optimizations in a complex mixed-signal SOC - case study on TI's TNETD7300 ADSL modem device [C] // 35th Int Test Conf. Charlotte. 2004: 773-782.
10DATE H, HOSOKAWA T, MURAOKA M. An SoC test strategy based on a non-scan DFT method [C]// 11th Asian Test Symp. Tamuning. 2002:305-310.

引证文献7

1陈晓梅,孟晓风,钟波,季宏.混合信号电子产品的自动测试技术[J].微电子学,2006,36(4):432-436.
2王维英,姜岩峰.基于JTAG标准的电流模A/D转换器可测试性设计[J].微电子学,2007,37(4):466-469. 被引量：2
3孙奇燕,林伟.RISC CPU的边界扫描电路设计与实现[J].国外电子测量技术,2008,27(10):53-56. 被引量：2
4蔡志匡,黄凯,黄丹丹,时龙兴.Garfield系列SoC芯片可测性设计与测试[J].微电子学,2009,39(5):593-596. 被引量：5
5杨兵,姜岩峰,张东.混合信号集成电路边界扫描测试技术的实现[J].电子测试,2010,21(1):48-54. 被引量：4
6张晓波,姜岩峰,张东.一种JTAGIP核的定制方式及其优化处理[J].电子测试,2010,21(2):50-55. 被引量：2
7冯长江,李晓峰,毛博.建立在模拟集成电路上的边界扫描设计[J].计算机测量与控制,2011,19(11):2814-2817. 被引量：2

二级引证文献14

1徐宇杰,梁利平.基于JTAG的DSP调试系统的设计[J].电子测量技术,2009,32(5):108-110.
2杨兵,姜岩峰,张东.混合信号集成电路边界扫描测试技术的实现[J].电子测试,2010,21(1):48-54. 被引量：4
3张晓波,姜岩峰,张东.一种JTAGIP核的定制方式及其优化处理[J].电子测试,2010,21(2):50-55. 被引量：2
4孙博,黑勇,乔树山.基于数字电视基带SoC芯片的可测性设计[J].电视技术,2010,34(7):47-49. 被引量：2
5廖富成,乔飞,周妮,谭斯斯,杨华中.基于模块划分方法的MPEG-2解码芯片可测性设计[J].电视技术,2010,34(11):35-39.
6姜岩峰,张东,王鑫.IEEE1149.4模拟和混合信号测试总线标准[J].电子测试,2011,22(7):16-19.
7梁海浪,雷加,黄新.一种混合信号边界扫描测试系统的设计[J].现代电子技术,2011,34(15):155-158.
8姜岩峰,张东,韩兵兵.降压式DC-DC电源稳定性模型的研究[J].电子测试,2011,22(8):1-3. 被引量：1
9韩少锋,管成程.对全速测试中时序例外路径的处理方法的改进[J].电子测试,2011,22(11):13-16.
10刘林生,张东,陈建新.IEEE 1149.4标准实验测试结构设计和扩展研究[J].电子测试,2012,23(5):1-6.

1孙奇燕,林伟.RISC CPU的边界扫描电路设计与实现[J].国外电子测量技术,2008,27(10):53-56. 被引量：2
2彭新光.扫描与边界扫描电路延迟故障的测试[J].太原工业大学学报,1996,27(4):57-60.
3Darryl Perks.边界扫描层插入工具确保准确的信号测试[J].今日电子,2005(4):42-43.
4耿爽.边界扫描电路故障类型分析[J].微处理机,2014,35(3):5-7. 被引量：1
5马晓骏,童家榕.应用于FPGA芯片的边界扫描电路[J].微电子学,2004,34(3):326-329. 被引量：1
6彭新光.提高边界扫描电路延迟故障被测度的有效技术[J].国外电子测量技术,1998,17(5):33-34.
7蒋晓.应用于FPGA的边界扫描设计[J].中国集成电路,2006,15(8):46-48.
8赵志宏,李小珉,陈冬.一种在高速I/O接口嵌入边界扫描电路的方法[J].电子器件,2006,29(1):201-204.
9罗秋明,颜学龙,郭学仁.可变长度边界扫描链的设计与仿真[J].桂林电子工业学院学报,1998,18(4):34-38. 被引量：1
10董承,何朝军,吕彩霞.JTAG指令处理器IP软核设计[J].中国电子商情（通信市场）,2011(5):55-60.

微电子学

2003年第1期

浏览历史

内容加载中请稍等...

边界扫描测试电路的设计被引量：7

参考文献3

同被引文献37

引证文献7

二级引证文献14

相关作者

相关机构

相关主题

浏览历史

边界扫描测试电路的设计 被引量：7

参考文献3

同被引文献37

引证文献7

二级引证文献14

相关作者

相关机构

相关主题

浏览历史

边界扫描测试电路的设计被引量：7