期刊文献+

一种高效的异步FIFO设计方法 被引量:5

在线阅读 下载PDF
导出
摘要 异步FIFO是一种先进先出的电路,它是解决两个不同时钟系统之间传输数据的有效方法。首先介绍了异步FIFO设计中的问题,然后介绍异步FIFO的结构并采用了一种设置门限的方法判断空满标志,并提高了精度和效率。经过modelsim仿真和XST综合过后,证实能够高效地实现FIFO的功能。
作者 魏欣 王勇
出处 《仪器仪表用户》 2009年第1期102-103,共2页 Instrumentation
  • 相关文献

参考文献4

  • 1Clifford E. Cummings. , Simulation and Synthesis Techniques for Asynchronous FIFO Design with Asynchronous Pointer Comparisons, [ M ] SNUG 2002 User Papers, March 2002.
  • 2Clifford E. Cummings. , Synthesis and Scripting Techniques for Asynchronous Design [ M ]. SNUG 2002 User Papers, March 2002.
  • 3Vijay A. Nebhrajani., Asynchronous FIFO Architectures [c]. 2001.
  • 4吴自信,张嗣忠.异步FIFO结构及FPGA设计[J].单片机与嵌入式系统应用,2003,3(8):24-26. 被引量:23

二级参考文献4

  • 1[1]clifford E. Cummings Synthesis and Scripting Techniques for Designing Multi-Asynchronous Clock Designs. SNUG-2001 San Jose, CA Voted Best Paper 3rd Place
  • 2[2]Shirish Sathaye, Ramakrishnan K K, Henry Yang. FIFO Design for a High-speed Network Interface.IEEE Trans. Commun., 1994, vol. COM-27,pp. 1324-1328
  • 3[3]Seitz C L. Introduction to VLSI Systems.Addison-Wesley,1980
  • 4沙燕萍,皇甫伟,曾烈光.异步FIFO的VHDL设计[J].电子技术应用,2001,27(6):74-75. 被引量:10

共引文献22

同被引文献37

引证文献5

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部