期刊文献+

基于Verilog HDL的异步FIFO设计与实现 被引量:9

在线阅读 下载PDF
导出
摘要 异步FIFO是一种不同时钟域之间传递数据的常用方法。本文提出一种新颖的异步FIFO设计方案。此方案避免了使用大量的同步寄存器,减小了芯片面积并且提高了工作频率。DC综合的结果表明,用此方法设计的FIFO性能有了显著提高。
出处 《电子技术应用》 北大核心 2006年第7期97-99,106,共4页 Application of Electronic Technique
  • 相关文献

参考文献4

  • 1Ciletti M D. Advanced digital design with the verilog HDL [M].影印版.北京:电子工业出版社,2004:115~119
  • 2朱永峰,陆生礼,茆邦琴.SoC设计中的多时钟域处理[J].电子工程师,2003,29(11):60-63. 被引量:16
  • 3Cummings C E, Alike P. Simulation and synthesis techniques for asynchronous FIFO design with asynchronous pointer comparisons [Z]. SNUG, 2002;1-18
  • 4Cummings C E. Synthesis and scripting techniques for designing multi-asynchronous clock designs[Z]. SNUG,2001:1-26

二级参考文献3

  • 1Rabaey J M.Digital Integrated Circuit:A Design Perspective(数字集成电路:设计透视)[M].北京:清华大学出版社,1998.533—538.
  • 2Van B K, Bink A. Single-Track Handshake Signaling with Application to Micropipelines and Handshake Circuits. In: Proceedings of 2nd International Symposium on Advanced Research in Asynchronous Eircuits and Systems (ASYNC' 96 ). Los Alamitos (CA) : IEEE Comput Soc Press, 1996. 122 -133.
  • 3Tang T C. Experimental Studies of Metastability Behaviors of Sub-Micron CMOS ASIC Flip Flops. In. Proceedings of Fourth Annual IEEE International ASIC Conference and Exhibit. New-York : IEEE, 1991.7- 4/1- 4.

共引文献15

同被引文献47

引证文献9

二级引证文献15

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部