期刊文献+
共找到16篇文章
< 1 >
每页显示 20 50 100
Synergistic performance and yield improvement of embedded RRAM product through process optimization in 40 nm CMOS platform
1
作者 Zhenchao Sui Yanqing Wu +1 位作者 Zhichao Lv Xing Zhang 《Journal of Semiconductors》 2026年第3期65-71,共7页
To address the challenges of complexity,power consumption,and cost constraints in traditional display driver integrated circuits(DDICs)caused by external NOR Flash and SRAM,this work proposes an embedded resistive ran... To address the challenges of complexity,power consumption,and cost constraints in traditional display driver integrated circuits(DDICs)caused by external NOR Flash and SRAM,this work proposes an embedded resistive random-access memory(RRAM)integration solution based on a 40 nm high-voltage CMOS logic platform.Targeting the yield fluctuations and stability challenges during RRAM mass production,systematic process optimizations are implemented to achieve synergistic improvements in RRAM performance and yield.Through modifications to the film sputtering and pre-deposition treatment,the withinwafer resistance uniformity(RSU)of the oxygen-deficient layer(ODL)thin film is improved from 11%to 8%,while inter-wafer process stability variation reduces from 23%to below 6%.Consequently,the yield of 8 Mb RRAM embedded mass production products increases from 87%to 98.5%.In terms of device performance,the RRAM demonstrates a fast 4.8 ns read speed,exceptional read disturb immunity of 3×10^(8) cycles at 95℃,10^(3) write/erase endurance cycles for the 1 Mb cells,and data retention of 12.5 years at 125℃.Post high-temperature operating life(HTOL)testing exhibits stable high/low resistance window.This study provides process optimization strategies and a reliability assurance framework for the mass production of highly integrated,low-power embedded RRAM display driver IC. 展开更多
关键词 embedded RRAM 40 nm CMOS display driver ic process uniformity optimization yield improvement
在线阅读 下载PDF
基于IC产品分档的成品率与效益协调优化设计方法 被引量:2
2
作者 段旭朝 《微电子学与计算机》 CSCD 北大核心 2002年第10期44-46,72,共4页
文章在对IC产品按性能优劣分档的基础上,构造了一个既能体现IC产品的性能优劣和价格大小,又可根据各档次IC产品的市场价格进行调节的性能价格函数:Ep(X)=-1Plne-P∑+Mi=1eP(kiΦi(X)-α{}),从而建立了成品率与效益协调优化模型:maxX0YE(... 文章在对IC产品按性能优劣分档的基础上,构造了一个既能体现IC产品的性能优劣和价格大小,又可根据各档次IC产品的市场价格进行调节的性能价格函数:Ep(X)=-1Plne-P∑+Mi=1eP(kiΦi(X)-α{}),从而建立了成品率与效益协调优化模型:maxX0YE(X0)∫=RnEP(X)P(X,X0)dX。 展开更多
关键词 产品分档 集成电路 成品率与效益协调优化 性能价格函数 ic设计
在线阅读 下载PDF
IC可制造性设计基础与统计最优化方法 被引量:1
3
作者 郝跃 《西安电子科技大学学报》 EI CAS CSCD 北大核心 1993年第1期25-31,共7页
根据集成电路(IC)可制造性设计的概念,综合考虑电路制造的参数成品率极大,最优容差设计,调整设计和制造费用极小化问题,提出了建立在不可微规划框架上的统计最优化方法统一模型。该模型可包含目前确定性统计最优化的基本类型,为统计最... 根据集成电路(IC)可制造性设计的概念,综合考虑电路制造的参数成品率极大,最优容差设计,调整设计和制造费用极小化问题,提出了建立在不可微规划框架上的统计最优化方法统一模型。该模型可包含目前确定性统计最优化的基本类型,为统计最优化的进一步发展开辟了新径。 展开更多
关键词 集成电路 优化设计 制造 设计
在线阅读 下载PDF
FDAADS系统中模拟CMOS单元电路的自动综合 被引量:3
4
作者 李兴仁 洪志良 +2 位作者 武洁 易婷 唐璞山 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2000年第7期533-537,共5页
介绍了一种基于优化的 CMOS单元电路的自动综合方法 ,该方法利用一种新颖的电路性能评估技术来缩短综合软件的运行时间、提高设计精度 .此外 ,采用模拟退火法优化算法进行求解 ,并结合一些其它方法来提高获得全局优化解的能力 .利用上... 介绍了一种基于优化的 CMOS单元电路的自动综合方法 ,该方法利用一种新颖的电路性能评估技术来缩短综合软件的运行时间、提高设计精度 .此外 ,采用模拟退火法优化算法进行求解 ,并结合一些其它方法来提高获得全局优化解的能力 .利用上述方法实现的一些 CMOS单元电路的自动综合模块已经集成到 FDAADS——“复旦模拟电路自动化设计系统”中 .大量的实验结果表明 展开更多
关键词 全局优化 FDAADS系统 CMOS单元电路 cad
在线阅读 下载PDF
基于优化技术的单元级模拟集成电路综合器 被引量:3
5
作者 杨华中 汪蕙 +1 位作者 刘润生 范崇治 《电子学报》 EI CAS CSCD 北大核心 1996年第8期72-75,共4页
本文介绍了一种基于优化技术的单元级模拟集成电路综合方法,该方法采用模拟退火法同时进行拓扑选择和器件尺寸优化,克服了"两步模式"所固有的弊端,本文还构造了一种迭代策略以减小模拟退火法的计算量,按该方法开发的综合器能很好... 本文介绍了一种基于优化技术的单元级模拟集成电路综合方法,该方法采用模拟退火法同时进行拓扑选择和器件尺寸优化,克服了"两步模式"所固有的弊端,本文还构造了一种迭代策略以减小模拟退火法的计算量,按该方法开发的综合器能很好地完成单管放大器、电流镜、运算放大器、模拟乘法器、开关电源控制器等模拟集成电路单元的自动综合. 展开更多
关键词 模拟 集成电路 计算机辅助设计 优化
在线阅读 下载PDF
用动态规划法求解延时/面积最小化工艺映射 被引量:2
6
作者 彭宇行 陈书明 陈福接 《计算机学报》 EI CSCD 北大核心 1998年第5期443-447,共5页
本文提出了一个求解延时/面积最小化工艺映射动态规划法.它首先基干线性延时模型,给出了用动态规划法求解延时最小化工艺映射的步骤;然后从树型网络的面积计算公式入手,用动态规划法近似计算面积最小化工艺映射;最后用“线性加权... 本文提出了一个求解延时/面积最小化工艺映射动态规划法.它首先基干线性延时模型,给出了用动态规划法求解延时最小化工艺映射的步骤;然后从树型网络的面积计算公式入手,用动态规划法近似计算面积最小化工艺映射;最后用“线性加权和法”把延时/面积最小化工艺映射转变为单目标最优化问题求解. 展开更多
关键词 工艺映射 面积优化 动态规划 集成电路 cad
在线阅读 下载PDF
FPGA延时/面积最小化工艺映射分层序列法 被引量:2
7
作者 彭宇行 陈书明 陈福接 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 1998年第4期355-360,共6页
提出了一个求解FPGA延时/面积最小化工艺映射分层序列法。它首先给出了求解延时最小化工艺映射的步骤;然后在不增加延时的情况下,进行面积最小化.
关键词 工艺映射 延时优化 FPGA 可编程逻辑阵列
在线阅读 下载PDF
集成电路合格率优化方法的研究 被引量:1
8
作者 杨华中 范崇治 刘润生 《电子学报》 EI CAS CSCD 北大核心 1994年第11期106-109,共4页
本文引入了一个概率空间来描述集成电路合格率优化问题,并将合格率表示为可行域的概率测度。所提出的变权重MonteCarlo法适合于合格率不太高的场合,而改进后的SA算法则适合于合格率比较高的场合。这些方法已应用于YOS... 本文引入了一个概率空间来描述集成电路合格率优化问题,并将合格率表示为可行域的概率测度。所提出的变权重MonteCarlo法适合于合格率不太高的场合,而改进后的SA算法则适合于合格率比较高的场合。这些方法已应用于YOSIC系统中,并取得了满意的效果。 展开更多
关键词 集成电路 统计优化 合格率 cad
在线阅读 下载PDF
多分子模拟退火法及其在模拟集成电路综合中的应用 被引量:1
9
作者 杨华中 汪蕙 +1 位作者 范崇治 刘润生 《电子学报》 EI CAS CSCD 北大核心 1997年第5期82-85,共4页
本文提出了一种多分子模拟退火法(SAMM),该方法不仅具有模拟退火法(SA)的全局收敛性,而且还能有效避免SA后期既费时又不十分必要的迭代过程,因而具有较高的效率,而且非常适合于求解模拟集成电路综合问题.本文还给出了... 本文提出了一种多分子模拟退火法(SAMM),该方法不仅具有模拟退火法(SA)的全局收敛性,而且还能有效避免SA后期既费时又不十分必要的迭代过程,因而具有较高的效率,而且非常适合于求解模拟集成电路综合问题.本文还给出了若干算例以展示SAMM的可行性和高效性. 展开更多
关键词 模拟集成电路 cad 模拟退火法
在线阅读 下载PDF
深亚微米CMOS模拟单元电路综合系统 被引量:1
10
作者 易婷 洪志良 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2005年第9期2046-2052,共7页
介绍了一个基于公式的深亚微米CMOS模拟单元电路综合系统.通过较准确地计算电路的直流工作点和MOS管的小信号参数,以及由电路拓扑结构自动生成电路性能公式对已有的基于公式的方法进行了改进;同时考虑了电路的可制造性问题,使得综合出... 介绍了一个基于公式的深亚微米CMOS模拟单元电路综合系统.通过较准确地计算电路的直流工作点和MOS管的小信号参数,以及由电路拓扑结构自动生成电路性能公式对已有的基于公式的方法进行了改进;同时考虑了电路的可制造性问题,使得综合出的电路在工艺波动和工作条件变化时仍能满足性能要求.大量的实验结果表明:与基于模拟器的方法相比,采用该系统可以快速综合出可制造的深亚微米CMOS模拟单元电路. 展开更多
关键词 模拟电路综合 优化 集成电路cad
在线阅读 下载PDF
多目标多约束的集成电路统计优化策略
11
作者 杨华中 王志华 +1 位作者 刘润生 范崇治 《微电子学》 CAS CSCD 1992年第1期36-39,共4页
对于集成电路设计、生产过程中的多目标、多约束统计优化问题,本文提出了“合格率足够高”的优化宗旨,并从概率论的基本原理出发,结合集成电路的特点,导出了一种合格率的近似表述方法,提出的变权重Monte Carlo法编程简便,效率高。采用... 对于集成电路设计、生产过程中的多目标、多约束统计优化问题,本文提出了“合格率足够高”的优化宗旨,并从概率论的基本原理出发,结合集成电路的特点,导出了一种合格率的近似表述方法,提出的变权重Monte Carlo法编程简便,效率高。采用这些优化策略设计的集成电路合格率优化系统取得了比较好的结果。 展开更多
关键词 集成电路 统计优化 合格率 cad
在线阅读 下载PDF
南极威德尔海西北区域冬季海冰龙骨形态分析
12
作者 谭冰 高春春 +2 位作者 陆洋 卢鹏 李志军 《武汉大学学报(信息科学版)》 EI CAS CSCD 北大核心 2021年第9期1386-1394,共9页
极地海冰形态在风、流、浪等外界驱动力的作用下不断发生变化,观测极地海冰底面形态特征并分析其变化规律,有助于基于海冰粗糙度信息的冰厚遥感算法和海冰热动力学数值模拟参数化方案的优化,对深入理解极地海冰特征对气候变化的响应有... 极地海冰形态在风、流、浪等外界驱动力的作用下不断发生变化,观测极地海冰底面形态特征并分析其变化规律,有助于基于海冰粗糙度信息的冰厚遥感算法和海冰热动力学数值模拟参数化方案的优化,对深入理解极地海冰特征对气候变化的响应有重要意义。首先,基于机载电磁感应系统测得的南极威德尔海西北区域2006年冬季海冰底面起伏数据,建立以龙骨切断深度为辨识参数的非线性统计优化模型,从海冰底面形态中明确区分出局部起伏和龙骨;然后,利用统计方法分析龙骨形态参数,并对龙骨深度和频次的相关性进行分析;最后,通过构造的新参数T分析龙骨深度与脊帆高度之间的相关性。结果表明,威德尔海西北区域海冰的龙骨最优切断深度为3.8 m,龙骨间距是影响强度的主要因素;虽然不同类别海冰的变形程度差异显著,但龙骨形状变化却并不明显;龙骨深度与频次之间的对数相关关系能够很好地刻画龙骨的形态和分布特征;新参数T与龙骨深度之间存在较强的线性相关关系,相关系数为0.93。所提出的龙骨切断深度确定方法能够更精确地从海冰底面起伏中分离出龙骨,为海冰表面和底面形态相关性研究以及利用海冰表面高度反演底面深度和冰厚提供进一步的理论参考依据。 展开更多
关键词 南极 海冰 龙骨 形态 参数辨识 统计优化
原文传递
双极型晶体管直流模型参数提取的局部优化方法 被引量:2
13
作者 李丹丹 郑增钰 《微电子学》 CAS CSCD 1995年第2期49-54,共6页
采用SPICE进行电路模拟时,获取适用的晶体管模型参数是非常重要的,它将直接影响电路模拟的精度。提取模型参数的方法有分段直接提取法、整体优化法以及局部优化法。前两种方法有其各自的缺点,局部优化法针对使用它们可能遇到的... 采用SPICE进行电路模拟时,获取适用的晶体管模型参数是非常重要的,它将直接影响电路模拟的精度。提取模型参数的方法有分段直接提取法、整体优化法以及局部优化法。前两种方法有其各自的缺点,局部优化法针对使用它们可能遇到的问题做了改进。本文针对双极型晶体管直流模型参数的提取,详细介绍了一种局部优化方法,经过使用,能够达到满意的精度。 展开更多
关键词 双极晶体管 参数提取 优化设计 cad 集成电路
在线阅读 下载PDF
多目标集成电路工艺优化设计系统GOALSERVER
14
作者 吾立峰 杨之廉 李志坚 《微电子学》 CAS CSCD 1992年第1期32-35,共4页
本文介绍一个集成电路工艺优化设计系统GOALSERVER。该系统是多目标优化数学方法与解析式工艺/器件一体化模拟的结合,它可根据对各器件特性的具体要求迅速、自动地选择工艺制造控制参数,使得各项器件特性同时达到最优。设计了一种工艺... 本文介绍一个集成电路工艺优化设计系统GOALSERVER。该系统是多目标优化数学方法与解析式工艺/器件一体化模拟的结合,它可根据对各器件特性的具体要求迅速、自动地选择工艺制造控制参数,使得各项器件特性同时达到最优。设计了一种工艺优化设计描述语言,使得系统具有良好的用户界面。新的多目标优化算法使得变量初值易于选择且易于获得满意的最优解。最后给出一个工艺优化设计的实例。 展开更多
关键词 集成电路 工艺 cad 工艺模拟
在线阅读 下载PDF
多元因子分析法在集成电路技术中的应用
15
作者 巫向东 李儒章 《微电子学》 CAS CSCD 1990年第2期31-37,共7页
多元因子分析是一种对多变量进行简约的数理统计方法,它在具有多参数的半导体器件和集成电路CAD/CAT中都具有明显的应用价值。本文在简介多元因子分析原理的基础上,给出了一个具体的集成电路参数测试的应用实例。最后对多元因子分析方... 多元因子分析是一种对多变量进行简约的数理统计方法,它在具有多参数的半导体器件和集成电路CAD/CAT中都具有明显的应用价值。本文在简介多元因子分析原理的基础上,给出了一个具体的集成电路参数测试的应用实例。最后对多元因子分析方法在集成电路技术中的应用前景进行了展望。 展开更多
关键词 集成电路 多元因子分析 cad/CAT
在线阅读 下载PDF
一种集成电路物理设计时序一致性的优化方法分析 被引量:1
16
作者 向一鸣 胡兵 +1 位作者 周海斌 李世平 《集成电路应用》 2023年第6期44-45,共2页
阐述一种基于统计分析的时序一致性优化方法,实验结果表明Setup WNS时序偏差从150ps以上缩小至17ps以下,此方法可有效减少时序收敛时间。
关键词 芯片物理设计 时序一致性优化 统计分析
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部