期刊文献+

集成电路合格率优化方法的研究 被引量:1

A Study on the Methodology of IC Yield Optimization
在线阅读 下载PDF
导出
摘要 本文引入了一个概率空间来描述集成电路合格率优化问题,并将合格率表示为可行域的概率测度。所提出的变权重MonteCarlo法适合于合格率不太高的场合,而改进后的SA算法则适合于合格率比较高的场合。这些方法已应用于YOSIC系统中,并取得了满意的效果。 In this paper,a probability space is introduced to describe IC yield optimization problem,and the probability measure of the feasible region is employed to indicate the yield The weighted Monte Carlo method is snitable in the early optimizzation stage,while the improved SA algorithm is more efficient in the final stage.Using these methods,the yield optimization system for integrated circuits (YOSIC)works very well.
出处 《电子学报》 EI CAS CSCD 北大核心 1994年第11期106-109,共4页 Acta Electronica Sinica
基金 863高技术项目
关键词 集成电路 统计优化 合格率 CAD IC Statistical optimization,IC yield ,IC CAD
  • 相关文献

参考文献3

  • 1杨华中,微电子学,1992年,1期,22页
  • 2陈景良,近代分析数学概要,1989年
  • 3何声武,最优停止理论,1983年

同被引文献3

  • 1方开泰,均匀设计与均匀设计表,1994年
  • 2杨华中,数值计算方法与C语言工程函数库,1996年
  • 3杨华中,IEEE Tencon’95,1995年

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部