期刊文献+

叠层芯片应用的封装挑战与解决方法(英文) 被引量:1

Packaging Challenges and Solutions for Multi-Stack Die Applications
在线阅读 下载PDF
导出
摘要 叠层管芯封装的不断发展导致该技术能有效地在同一基底内增大电子器件的功能和容量,作为单个芯片。蜂窝电话及其它消费类产品中叠层芯片封装的应用增长促使能够在给定封装尺寸中封装多层芯片。介绍了叠层芯片封装技术中最主要是满足总封装高度的要求。用于叠层芯片封装的技术实现方法包括基片减薄、薄裸芯片贴装、小形貌引线键合、与无支撑的边缘键合以及小偏倒成形等。集中介绍了叠层管芯互连要求。介绍了倒装芯片应用中的正向球形键合、反向球形键合和焊凸凸焊技术,讨论了优点和不足。说明球形键合机的发展能够满足叠层芯片封装的挑战,即超低环形状、长引线跨距和悬空键合等。 The continuous growth of stacked die packages is resulting from the technology's ability to effec-tively increase the functionality and capacity of electronic devices within the same footprint as a single chip.The increased utilization of stacked die packages in cell phone and other consumer products drives technologies that enable multiple die stacks within a given package dimension.
机构地区 Kulicke & Soffa
出处 《电子工业专用设备》 2004年第3期35-41,共7页 Equipment for Electronic Products Manufacturing
关键词 多叠层芯片 封装 挑战 应用 解决方法 Multi-Stack Die Packaging Challenges Application Solution The continuous growth of stacked die packages is resulting from the technology's ability to effectively in-crease the functionality and capacity of electronic de-vices within the same f
  • 相关文献

参考文献3

  • 1[1]Hyoung Soo Ko. Development of Three-dimensional Memory Die Stack Packages Using Polymer Insulated Sidewall Technique [J]. IEEE Transaction on Advanced Packaging, Vol. 23, No.2 May 2000, 252-256.
  • 2[2]Flynn Carson. Stacked Die CSP Interconnect Challenges[M].K&S Advanced Technology Symposium, 2002.
  • 3[3]Kazuto Nishida. Ultra-thin &High Technolog[M]. IMAPS 35th Intemational Symposium on Microelectronics, 2002, 366-371.

同被引文献3

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部