摘要
设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用QuartusⅡ8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.
In this paper,we study the implements a data rate that can be adjusted,m series can be equipped with pseudo-random series of sequence generator.This design in the basis of linear feedback shift register,through the linear feedback function to produce mould the longest m sequence.In order to carry on it,we use the hardware description language VHDL,take advantage of the FPGA reconfigurability and flexibility,using Quartus Ⅱ 8.0 for the integrated wiring,and give the ModelSim simulation waveforms.For the sake of verifying the feasibility of this design,we adapt it to the DE2 board,and with an oscilloscope and other equipment were tested.
出处
《云南大学学报（自然科学版）》
CAS
CSCD
北大核心
2012年第2期147-151,共5页
Journal of Yunnan University(Natural Sciences Edition)
基金
云南大学2010年度研究生优秀教材建设基金项目资助
关键词
伪随机
线性反馈移位寄存器
M序列
FPGA
pseudo-random linear feedback shift registers m-sequence field programmable gata array（FPGA）
