期刊文献+

高速模数转换器时钟的设计与仿真 被引量:2

Clock design and simulation in high-speed ADC
在线阅读 下载PDF
导出
摘要 介绍一种应用于高速模数转换器中的交流耦合形式的PECL时钟设计方法。在时钟的端接设计中,采用串联终端匹配改善信号完整性,并利用HyperLynx软件进行仿真,取得良好的效果,对于实际电路设计有良好的指导作用。 A design method of AC-coupling PECL clock of high-speed ADC is introduced. Series termination was applied in the design of termination schemes in order to improve signal integrity. By using HyperLynx simulation software, the good performance achieved, and making practical circuit design more easy.
出处 《现代仪器》 2007年第5期49-51,58,共4页 Modern Instruments
关键词 高速模数转换器 PECL时钟 HYPERLYNX High-speed ADC PECL clock HyperLynx
  • 相关文献

参考文献5

  • 1杨小军,陈曦,张庆民.时钟抖动对ADC变换性能影响的仿真与研究[J].中国科学技术大学学报,2005,35(1):66-73. 被引量:14
  • 2Nick Holland. Interfacing Between LVPECL, VML, CML, and LVDS Levels[OL]. Texas Instruments Application Report SL- LA120 www. ti. com 12,2002
  • 3Integrated Circuit Systems, Inc. 3. 3V LVPECL DRIVER TERM/NATION [OL] www. idt. com Aug 02,2002
  • 4Maxim, inc. Introduction to LVDS, PECL, and CML [OL] Maxim Application Note: HFAN-1.0 Rev 0; www. maximic. com 09,2000
  • 5Paul Shockman. Termination of ECL Logic Devices with EF (Emitter Follower) OUTPUT Structure [OL] ON Semiconductor Application Note AND8020/D? Rev. 5; www. onsemi, com 07, 2004

二级参考文献4

  • 1陈曦.[D].合肥:中国科学技术大学,2001.
  • 2Maxim Integrated Products. Inc. Design a low-jitter clock for high-speed data converters [DB/OL]. http://www. maxim-ic, corn/appnotes, cfm/appnote_number/800.
  • 3Analog Device. Inc. AD6644-14-bit, 65 MSPSwideband ADC data sheet[DB/OL], http://www. analogdevices, biz. pl/prod/0, 2877,Ad6644,00. html.
  • 4周跃峰,杨莉,宋文涛.软件无线电中A/D孔径抖动研究与仿真[J].通信技术,2002,35(7X):21-23. 被引量:5

共引文献13

同被引文献11

引证文献2

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部