期刊文献+

CMOS工艺中栅耦合ESD保护电路 被引量:6

Design of the ESD protection circuit with the gate-couple technique in CMOS technology
在线阅读 下载PDF
导出
摘要 为了克服大尺寸静电放电损伤防护元件存在的不均匀导通情况,提出了一种改进的静电放电损伤保护电路方案.该方案利用栅漏交叠区的结扩散电容作为耦合元件,电容耦合作用使大尺寸元件在静电放电损伤事件发生时能够均匀导通,从而有效提高静电放电损伤保护电路的抗静电能力. An improved design method, the Gate-Couple technique, for the ESD protection circuit is presented for overcoming the asymmetrical turn-on of large dimension ESD protect devices. The gatedrain diffuse capacitance is used as the couple device. The capacitance couple dfect can turn on the large dimension device uniformly when the ESD event occurs, and improve the performance of the ESD protection circuit. The testing of sample chips shows that the anticipated effect is achieved.
作者 杜鸣 郝跃
出处 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2006年第4期547-549,共3页 Journal of Xidian University
基金 国家863高科技项目支持研究(2003AA1Z1630)
关键词 静电放电损伤 电容耦合 保护电路 electrostatic discharge capacitance couple protection circuit
  • 相关文献

参考文献3

二级参考文献5

共引文献17

同被引文献47

引证文献6

二级引证文献11

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部