摘要
为了解决嵌入式实时数据采集系统中,高速采集数据量大,而处理器的处理速度有限的矛盾,保证数据不丢失并提高处理器的数据吞吐率,文中提出一种基于FPGA(现场可编程门阵列)实现的最优FIFO(先入先出存储器)结构设计,它可以成倍提高数据流通速率,增加嵌入式系统的实时性。
In this paper,an optimal FIFO （First Input First Output） architecture based on FPGA （Field Program Gate Array） is presented,which is capable of solving the conflict between a large number of data due to high - speedaampling and limited processor＇s capability, thus guaranteeing to transmit data correctly and to raise data throughput in the embedded real - time data acquisition system.
出处
《微机发展》
2005年第9期141-144,共4页
Microcomputer Development
