期刊文献+
共找到58篇文章
< 1 2 3 >
每页显示 20 50 100
嵌入式异构智能计算系统的PCIe总线传输带宽优化 被引量:1
1
作者 喻绪邦 吴济文 +2 位作者 夏宏 莫昊 赵二虎 《计算机应用》 北大核心 2025年第9期2913-2918,共6页
近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一... 近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一。因此,设计一种集成寒武纪MLU220芯片、国产飞腾FT2000/4型CPU和Xilinx XC7K325T现场可编程门阵列(FPGA)的嵌入式异构智能计算系统,系统异构处理器之间采用PCIe(Peripheral Component Interconnect express)总线实现高速互联与数据传输。此外,提出一种Linux下的PCIe总线Scatter-Gather DMA(Direct Memory Access)传输优化技术,通过基于双缓冲的预取技术和基于工作队列的中断处理,有效提高CPU与FPGA异构处理器之间的PCIe总线数据传输带宽。系统图像传输测试结果表明,CPU与FPGA异构处理器之间的PCIe2.0 X4总线传输10张2048×1024灰度图像数据时,所提系统在DMA双通道上的读写速率分别达到了1610 MB/s和1655 MB/s,为PCIe2.0 X4总线理论带宽值的81%和83%,验证了所设计系统的实用性和先进性。 展开更多
关键词 pcie总线 异构计算系统 Scatter-Gather DMA DMA多通道 图像传输
在线阅读 下载PDF
基于FPGA与PCIe的回波模拟器采集组件设计 被引量:1
2
作者 李森 王建明 唐吉林 《空天预警研究学报》 2025年第1期67-73,共7页
针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平... 针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平均滤波算法,达到ADC数据滤波低延时的要求;针对回波模拟器采集组件用户数据报(UDP)协议通信功能,设计支持10/100/1000 Mbps三速自适应的以太网UDP协议栈.最后将该方法在现场可编程门阵列(FPGA)上进行设计与实现.实际测试结果表明:CAN通信接口的总线利用率由原有的42.29%提升到79.80%;ADC数据的滤波延迟仅为一个时钟周期,且相位对齐;UDP协议栈通信功能正确满足设计要求. 展开更多
关键词 现场可编程门阵列 外设组件互连扩展总线 控制器局域网通信 快速中值滤波 UDP协议栈
在线阅读 下载PDF
基于高速安全存储SoC芯片的PCIe集成验证
3
作者 商建东 闫法瑞 +1 位作者 于哲 郭恒亮 《微电子学与计算机》 2025年第1期84-91,共8页
高速串行总线(Peripheral Component Interconnect express,PCIe)是一种计算机高速串行扩展总线协议,能够提供点对点高带宽传输。自研高速安全存储系统级芯片(System on Chip,SoC)在高速传输的需求之上提出了对PCIe接口需求。为验证自... 高速串行总线(Peripheral Component Interconnect express,PCIe)是一种计算机高速串行扩展总线协议,能够提供点对点高带宽传输。自研高速安全存储系统级芯片(System on Chip,SoC)在高速传输的需求之上提出了对PCIe接口需求。为验证自研高速安全存储SoC芯片集成PCIe模块满足设计应用需求,在对高速安全存储SoC芯片架构以及PCIe EP模块进行详细说明基础上,基于UVM通用验证方法学与PCIe VIP应用,搭建了高速安全存储SoC的PCIe集成验证平台。可配置的PCIe VIP验证平台方案简化了集成及验证工作,减少了验证所需的思考时间,解决了数据传输验证中针对性交互场景验证难题,缩短了验证平台的开发时间。通过对PCIe EP模块的功能分析,设计了相关寄存器配置、片内缓存数据交互等仿真测试用例。针对DMA传输功能验证难题则提出通过监测中断次数并联合波形以及日志来确认功能完整。最后结合仿真波形及相关日志记录结果分析,验证了存储SoC集成的PCIe模块传输相关功能正确性,数据传输涉及相关寄存器覆盖率达到了85%以上。该方案验证平台及测试用例适用于之后接口升级需求的验证工作中。 展开更多
关键词 集成验证 系统级芯片 高速串行总线 通用验证方法学 验证知识产权
在线阅读 下载PDF
基于Cortex M3内核的PCIe RP系统设计与实现
4
作者 徐俊杰 魏敬和 +2 位作者 刘国柱 何健 张正 《集成电路与嵌入式系统》 2025年第8期74-80,共7页
外设组件互联快速总线(Peripheral Component Interconnect Express,PCIe)与串行快速IO(Serial Rapid IO,SRIO)是主流的高速通信接口协议。在以人工智能为代表的大数据量应用场景中,实现上述协议兼容是构建大算力系统、突破存储与算力... 外设组件互联快速总线(Peripheral Component Interconnect Express,PCIe)与串行快速IO(Serial Rapid IO,SRIO)是主流的高速通信接口协议。在以人工智能为代表的大数据量应用场景中,实现上述协议兼容是构建大算力系统、突破存储与算力瓶颈的关键。针对上述需求,芯粒间互联通信协议(Chiplets Interconnect Protocol,CIP)以统一的路由网络实现了PCIe、SRIO、DDR与NAND FLASH等多协议转换交互。其中,PCIe作为主要的人机交互接口,构建PCIe RP(Root Port,根节点)系统是实现PCIe通信的基础。现有的基于操作系统的PCIe读/写设备存在延迟高、可操作性差等问题。为解决上述问题,基于Cortex-M3处理器搭建了一套PCIe RP系统,并进行了相应的驱动与软件开发,实现了PCIe与各类设备之间高效而精确的数据传输。在实现基本功能的基础上,分别完成了5万次、10万次、15万次的大规模数据交互的稳定性测试。结果表明,该系统在大规模数据交互事件中有较好的稳定性,为处理器与PCIe间的数据交互提供了解决方案。 展开更多
关键词 pcie SRIO DDR NAND FLASH 互联标准 数据交互 CORTEX-M3 驱动开发
在线阅读 下载PDF
PCIE数据采集系统的驱动程序开发 被引量:13
5
作者 梁国龙 何昕 +1 位作者 魏仲慧 王军 《计算机工程与应用》 CSCD 北大核心 2009年第31期63-65,72,共4页
为了提高数据传输速度和准确性,研制了一套基于PCIE接口的数据采集系统。该系统运用了模块化设计思路,包括数据接收卡、数据传输卡和软件驱动三部分。简要介绍了自行研制的数据采集卡的基本原理和构成,重点研究了在Windows XP系统环境... 为了提高数据传输速度和准确性,研制了一套基于PCIE接口的数据采集系统。该系统运用了模块化设计思路,包括数据接收卡、数据传输卡和软件驱动三部分。简要介绍了自行研制的数据采集卡的基本原理和构成,重点研究了在Windows XP系统环境下利用DriverStudio开发PCIE设备驱动程序的主要方法步骤、DMA方式进行数据传输和事件通知的实现方法。经过上位机测试,该系统稳定可靠,所开发的驱动程序完全可以实现数据的高速传输。 展开更多
关键词 PCI express(pcie) 模块化 DRIVERSTUDIO 直接存储器访问(DMA) 驱动
在线阅读 下载PDF
基于PCIE驱动程序的数据传输卡DMA传输 被引量:16
6
作者 李晃 巩峰 陈彦化 《电子科技》 2014年第1期117-120,共4页
为提高数据传输速度,研制了一套基于PCIE接口的数据发送和接收系统。该系统主要由4部分组成:数据发送卡、数据接收卡、PCIE驱动程序以及上位机应用程序。文中介绍了数据传输卡的基本原理和构成,重点研究了在Windows XP系统下利用WinDri... 为提高数据传输速度,研制了一套基于PCIE接口的数据发送和接收系统。该系统主要由4部分组成:数据发送卡、数据接收卡、PCIE驱动程序以及上位机应用程序。文中介绍了数据传输卡的基本原理和构成,重点研究了在Windows XP系统下利用WinDriver开发PCIE设备驱动程序的主要步骤、DMA数据传输的实现和中断响应的处理。经测试,该数据传输系统比较稳定,开发的驱动程序可以实现数据的高速传输。 展开更多
关键词 PCI express(pcie) WINDRIVER 驱动 直接内存访问(DMA)
在线阅读 下载PDF
基于PCI Express总线高速数采卡的设计与实现 被引量:29
7
作者 马萍 唐卫华 李绪志 《微计算机信息》 北大核心 2008年第25期116-118,共3页
本文介绍一种基于PCI Express总线的高速数据采集卡的设计方案及功能实现。给出系统的基本结构及单元组成,重点阐述系统硬件设计的关键技术和本地总线的控制逻辑,详细探讨了基于DriverWorks的设备驱动程序的开发以及上层应用软件的设计... 本文介绍一种基于PCI Express总线的高速数据采集卡的设计方案及功能实现。给出系统的基本结构及单元组成,重点阐述系统硬件设计的关键技术和本地总线的控制逻辑,详细探讨了基于DriverWorks的设备驱动程序的开发以及上层应用软件的设计。该系统通过实践验证,可用于卫星下行高速数据的接收并可适用于其他高速数据采集与处理系统。 展开更多
关键词 PCI express总线 pcie PEX8311 DMA 板卡驱动
在线阅读 下载PDF
Stochastic Analysis of Interconnect Delay in the Presence of Process Variations 被引量:3
8
作者 李鑫 Janet M.Wang +1 位作者 唐卫清 吴慧中 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第2期304-309,共6页
Process variations can reduce the accuracy in estimation of interconnect performance. This work presents a process variation based stochastic model and proposes an effective analytical method to estimate interconnect ... Process variations can reduce the accuracy in estimation of interconnect performance. This work presents a process variation based stochastic model and proposes an effective analytical method to estimate interconnect delay. The technique decouples the stochastic interconnect segments by an improved decoupling method. Combined with a polynomial chaos expression (PCE), this paper applies the stochastic Galerkin method (SGM) to analyze the system response. A finite representation of interconnect delay is then obtained with the complex approximation method and the bisection method. Results from the analysis match well with those from SPICE. Moreover, the method shows good computational efficiency, as the running time is much less than the SPICE simulation's. 展开更多
关键词 coupled interconnects process variations stochastic modeling delay estimation stochastic Galerkin method polynomial chaos expression
在线阅读 下载PDF
面向超融合中异构互连的非透明桥优化设计
9
作者 郑锐 沈剑良 +3 位作者 吕平 董春雷 邵宇 朱正彬 《电子与信息学报》 北大核心 2026年第2期567-582,共16页
为提升超融合(HCI)系统内异构域跨域的传输性能和稳定性,该文提出一种支持双传输模式的非透明桥(NTB)数据通路架构(D-MNTBA)。通过融合所提旁路架构下的快速传输模式和传统架构(TDPA)下的稳定传输模式,NTB能够结合HCI数据特性与跨域需... 为提升超融合(HCI)系统内异构域跨域的传输性能和稳定性,该文提出一种支持双传输模式的非透明桥(NTB)数据通路架构(D-MNTBA)。通过融合所提旁路架构下的快速传输模式和传统架构(TDPA)下的稳定传输模式,NTB能够结合HCI数据特性与跨域需求进行分流传输报文。通过对地址转换和ID转换进行硬件级优化,NTB中地址转换可支持更复杂的转换方案,并最大限度地压缩了ID转换时间。实验结果表明,在所构建的HCI环境中,D-MNTBA的最大带宽及吞吐量分别可达1500 MB/s和1.36 GB/s,ID转换时间降低至71 ns。相较于以太网卡,其带宽及吞吐量分别提升了约19.0%和40.2%。对比PEX8748,其ID转换时间缩短了约34.9%,带宽及吞吐量分别提升了约27.1%和51.1%,且系统稳定性更强,可有效支撑HCI中异构域的跨域传输。 展开更多
关键词 超融合 异构互连 pcie非透明桥 跨域传输 性能优化
在线阅读 下载PDF
基于Virtex5的PCI-Express总线接口设计 被引量:11
10
作者 刘凯 徐欣 《现代电子技术》 2008年第20期107-109,共3页
PCI Express技术已成为PC桌面电脑和图形设备的标准互联总线,占据着主要市场。它作为第三代I/O总线互联技术开始取代PCI,PCI-X技术,成为最主要的高速互联技术,其已应用在服务器、移动设备、工作站、网络设备、通信设备、工业控制设备、... PCI Express技术已成为PC桌面电脑和图形设备的标准互联总线,占据着主要市场。它作为第三代I/O总线互联技术开始取代PCI,PCI-X技术,成为最主要的高速互联技术,其已应用在服务器、移动设备、工作站、网络设备、通信设备、工业控制设备、图形设备等领域。通过分析PCI Express协议原理和Virtex5 Lxt PCIE Endpoint block硬核模块结构功能,设计基于Virtex5 lx50t硬件板卡,实现了PCI Express的数据传输。 展开更多
关键词 PCI express Virtex5硬核 高速互联技术 数据传输
在线阅读 下载PDF
TI C66X多核DSP的PCIe接口程序设计 被引量:1
11
作者 白轶荣 李伟 +1 位作者 刘宝东 丁建岽 《计算机时代》 2017年第2期16-19,共4页
TI的C66X多核DSP拥有丰富的接口资源,单片集成了高速串行接口AIF2、SGMIL、PCIe和SRIO等,能够非常方便地进行高速数据传输和系统扩展,其中PCIe接口应用最广,它广泛地应用在信号处理、通信、医疗、自动化等领域。本文阐述了PCIe接口的Inb... TI的C66X多核DSP拥有丰富的接口资源,单片集成了高速串行接口AIF2、SGMIL、PCIe和SRIO等,能够非常方便地进行高速数据传输和系统扩展,其中PCIe接口应用最广,它广泛地应用在信号处理、通信、医疗、自动化等领域。本文阐述了PCIe接口的Inbound和Outbound地址映射寄存器配置方法、PCIe的中断安装过程和EDMA的传输配置与实现过程。用该方法可快速完成多核DSP的PCIe接口配置与编程,方便PCIe接口的推广和应用。 展开更多
关键词 多核DSP pcie EDMA Inbound OUTBOUND
在线阅读 下载PDF
PCI Express技术在嵌入式MPSoC中的应用
12
作者 尹亚明 刘秋丽 陈书明 《计算机工程与科学》 CSCD 北大核心 2013年第1期41-46,共6页
PCI Express作为第三代高性能I/O互连技术具有很多技术优势,如基于报文交换、点对点连接、LVDS高速串行互连、高带宽等。但是,PCI Express技术更多地应用于通用高性能计算机领域,鲜有将其应用于嵌入式系统设计中的实例。本文基于自行研... PCI Express作为第三代高性能I/O互连技术具有很多技术优势,如基于报文交换、点对点连接、LVDS高速串行互连、高带宽等。但是,PCI Express技术更多地应用于通用高性能计算机领域,鲜有将其应用于嵌入式系统设计中的实例。本文基于自行研制的一款嵌入式多核SoC系统YHFT-QDSP,根据系统设计需求,结合PCI Express技术特点,采用基于IP裁剪的快速设计方法将PCI Express技术应用于系统片间互连模块的设计中,缩短了设计周期并获得了良好的设计效果。采用0.13μm工艺单元库实现,PCI Express片间互连模块总面积为0.65mm2,其中协议转换模块面积为0.12mm2,片间数据传输有效带宽可达1.63Gb/s。 展开更多
关键词 多核片上系统 DSP PCI express I O互连 嵌入式系统
在线阅读 下载PDF
一种基于PCIE总线的DMA引擎研究 被引量:11
13
作者 孙欣欣 李娟 +1 位作者 田粉仙 杨军 《云南大学学报(自然科学版)》 CAS CSCD 北大核心 2021年第3期444-450,共7页
针对目前卡板与主机系统之间存在数据传输过程中吞吐量过小,导致系统处理器速率慢的不足,提出了一种高性能的直接存储器访问(Direct Memory Access,DMA)引擎架构设计方案.首先,就改进后的分散聚集DMA传输模式提出了DMA单核引擎构架;然后... 针对目前卡板与主机系统之间存在数据传输过程中吞吐量过小,导致系统处理器速率慢的不足,提出了一种高性能的直接存储器访问(Direct Memory Access,DMA)引擎架构设计方案.首先,就改进后的分散聚集DMA传输模式提出了DMA单核引擎构架;然后,在兼容Xilinx FPGA 6、7系列的DMA单核引擎构架基础上提出了由两个PCIE IP核通过x8通道与PCIE桥并行使用的双核DMA引擎设计方案;最后,用Virtex-6 FPGA开发板对Xilinx PCIE Gen2进行DMA引擎性能测试.经测试,DMA单核引擎的吞吐量最高可达3721 MB/s,与此同时,双核引擎能达到6925 MB/s,约为单核引擎的2倍,达到了设计要求.该设计具有良好的稳定性,可广泛应用于卫星遥测、无人机入侵数据获取、雷达系统等高速数据采集系统. 展开更多
关键词 pcie FPGA 直接存储器访问 高速数据传输
在线阅读 下载PDF
基于PCIE总线多主互连系统的设计与实现 被引量:4
14
作者 邹昀辛 吴楫捷 +2 位作者 王伟 孙大东 张明庆 《计算机工程与设计》 北大核心 2017年第9期2314-2318,共5页
针对高性能计算网络的高带宽、低延迟的特点,提出一种基于PCIe总线的多主互连的网络交换系统。区别于传统的高速互连网络,采用一种主机与网络IO分离的方法,避免数据信号的多次转换,降低网络延迟,增加网络带宽的利用率,确保网络的高可用... 针对高性能计算网络的高带宽、低延迟的特点,提出一种基于PCIe总线的多主互连的网络交换系统。区别于传统的高速互连网络,采用一种主机与网络IO分离的方法,避免数据信号的多次转换,降低网络延迟,增加网络带宽的利用率,确保网络的高可用性。仪器测试结果表明,该系统具有较高的带宽利用率和较低的数据延迟。 展开更多
关键词 pcie总线 多主互连 高带宽 低延迟 交换系统
在线阅读 下载PDF
基于Wishbone和端点IP的PCIE接口设计 被引量:2
15
作者 罗宣平 刘本源 卢再奇 《现代电子技术》 2012年第11期23-26,共4页
介绍了FPGA内嵌的PCI Express硬核端点模块和Wishbone片上总线规范。应用VHDL语言,编程实现了Wishbone总线的主从端口,以及TLP包的编码和解码功能。在FPGA上运行程序并使用Chipscope测试时序波形,验证了接口数据传输的稳定性和正确性。
关键词 PCI express总线 FPGA pcie端点模块 WISHBONE
在线阅读 下载PDF
PCIE高速数据采集系统的驱动及上位机软件开发 被引量:8
16
作者 王晓庆 周晓波 赵强 《计算机应用与软件》 CSCD 北大核心 2013年第9期331-333,共3页
提出一种基于PCIE高速数据采集系统的驱动及上位机软件的开发方案,解决高速数据在PCIE数据采集卡和上位机之间的传输。该方案基于PCIE接口协议标准,利用DriverStudio、DDK以及VC6.0等开发工具,采用基于对象的C++语言,实现了PCIE总线设备... 提出一种基于PCIE高速数据采集系统的驱动及上位机软件的开发方案,解决高速数据在PCIE数据采集卡和上位机之间的传输。该方案基于PCIE接口协议标准,利用DriverStudio、DDK以及VC6.0等开发工具,采用基于对象的C++语言,实现了PCIE总线设备的WDM驱动程序的开发,以及上位机界面的显示功能,系统稳定、可靠,应用性强。 展开更多
关键词 pcie WDM驱动 DDK 上位机
在线阅读 下载PDF
中标麒麟下基于PCIe总线的时统板驱动实现 被引量:2
17
作者 刘丽霞 孙昆 +1 位作者 张力 李之乾 《计算机应用》 CSCD 北大核心 2023年第S02期130-134,共5页
时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现P... 时统板作为保证时间同步的板卡在装备系统上有着重要的应用,具有高精度、小型化特点。外设部件互连高速串行标准(PCIe)总线有效提高了数据传输的速率和质量,因此基于PCIe总线的时统板能保证时间同步的可靠性。在中标麒麟操作系统下实现PCIe时统板驱动,设计了使用时统板定时给本地时间校时的服务。通过对比直接读取时统板时间与读取被时统板定时校准的本地时间的误差,说明了所设计的时统板驱动稳定和有效;同时,拓展了时统板应用。 展开更多
关键词 外设部件互连高速串行标准 中标麒麟 LINUX 时统板 驱动
在线阅读 下载PDF
基于PCIe的高精度低杂散信号源设计 被引量:4
18
作者 段雄风 张鹏 《自动化仪表》 CAS 2023年第1期12-17,共6页
为了在动态压力测试系统中提供1种精度高、便携式与可靠性强的信号源以完成校准测试工作,通过采用现场可编程门阵列(FPGA)芯片作为控制核心,设计了1种高精度、低杂散的信号源。基于直接数字式频率合成器(DDS)基本原理,利用高速串行计算... 为了在动态压力测试系统中提供1种精度高、便携式与可靠性强的信号源以完成校准测试工作,通过采用现场可编程门阵列(FPGA)芯片作为控制核心,设计了1种高精度、低杂散的信号源。基于直接数字式频率合成器(DDS)基本原理,利用高速串行计算机扩展总线(PCIe)标准发送上位机指令及大量波形数据,通过16位的4通道模数转换芯片DAC8544输出各类型信号。采用Xilinx提供的DDS Compiler知识产权(IP)核与Block Memory Generator知识产权(IP)核实现任意信号及调制信号的输出,以减少设计电路体积。此外,提出引用有限长单位冲激响应(FIR)滤波器插值滤波与相位抖动技术,对输出杂散进行了处理。试验结果表明,信号源频率范围为10 Hz~10 MHz,幅值±5 V可调,无杂散动态范围优于60 dB,频率误差在0.05%以内。该信号源输出信号精度高、杂散低,具有实际的应用价值,也可用于航空发动机、汽轮机等其他动态测试领域。 展开更多
关键词 现场可编程门阵列 信号源 直接数字式频率合成器 高速串行计算机扩展总线 DAC8544 知识产权核 有限长单位冲激响应滤波器
在线阅读 下载PDF
基于FPGA的PCIe接口逻辑设计与实现 被引量:14
19
作者 李龙乾 方华 +1 位作者 冯姣 李鹏 《太赫兹科学与电子信息学报》 2022年第4期385-392,共8页
为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设... 为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系统性能,减少对中央处理器(CPU)资源的占用,基于Kintex-7系列现场可编程逻辑门阵列(FPGA)平台进行总线主控式直接存储访问(DMA)设计,通过PCIe接口实现了主机设备(PC)与FPGA设备之间的高性能数据传输。同时,基于RootPort仿真平台设计DMA读写测试用例,仿真结果验证PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试,结果表明,DMA写速率最高可达1620 MB/s,DMA读速率最高可达1427 MB/s,带宽最大值能够达到PCIe接口理论带宽值的84%。设计方案成本低,可靠性高,能够满足高性能、低延时的数据采集要求。 展开更多
关键词 高速串行计算机扩展总线标准 现场可编程逻辑门阵列 直接存储访问 数据传输
在线阅读 下载PDF
PCI Express(下一代内部互联技术)在嵌入式系统中的应用 被引量:2
20
作者 董铁庄 吴晴 《微计算机信息》 北大核心 2005年第3期99-100,共2页
本文从目前应用的需要出发,阐明了PCIExpress连接技术出现的必要分析了;PCIExpress连接技术的特性;并把它与PCI总线技术进行比较,给出其在嵌入式系统中的应用拓扑结构图。最后描述了目前各芯片厂商针对PCIExpress连接技术提供的不同芯片。
关键词 PCI express 内部互联 高速串行总线 PCI总线 PCI-X
在线阅读 下载PDF
上一页 1 2 3 下一页 到第
使用帮助 返回顶部