期刊文献+
共找到23篇文章
< 1 2 >
每页显示 20 50 100
PD-SOI NMOSFET负微分电导现象的模拟分析 被引量:2
1
作者 唐威 卢红利 +1 位作者 刘佑宝 吴龙胜 《武汉大学学报(工学版)》 CAS CSCD 北大核心 2010年第2期239-243,共5页
对无体接触的深亚微米部分耗尽型SOI NMOSFET器件的输出特性分别进行了等温、非等温和非等温能量输运3种模式的模拟,结果表明:SiO2埋层的低导热率使器件在静态工作条件下硅膜温度上升,电子迁移率降低,漏端电流减小;同时,电子温度上升使... 对无体接触的深亚微米部分耗尽型SOI NMOSFET器件的输出特性分别进行了等温、非等温和非等温能量输运3种模式的模拟,结果表明:SiO2埋层的低导热率使器件在静态工作条件下硅膜温度上升,电子迁移率降低,漏端电流减小;同时,电子温度上升使电子扩散率增加,在无体接触情况下体区电子密度升高,体电势降低,漏端电流减小.通过对模拟结果的分析认为电子迁移率降低和扩散率升高是造成PD-SOI NMOSFET负微分电导现象的主要原因. 展开更多
关键词 负微分电导 pd-soi 自加热效应 迁移率 扩散率
原文传递
用于GPS接收机的130 nm PD-SOI低噪声放大器
2
作者 王志鹏 孙浩 +3 位作者 刘艳艳 关鸿 周曙光 朱红卫 《微电子学》 CAS 北大核心 2019年第5期609-612,617,共5页
基于130nm PD-SOI工艺,设计了一种用于GPS接收机射频前端的单片低噪声放大器(LNA)。利用SOI工艺特有的低噪声特性,降低了衬底耦合到电路的噪声。采用单独的带隙基准源和LDO为低噪声放大器供电,降低了电源纹波和高频噪声对放大器噪声性... 基于130nm PD-SOI工艺,设计了一种用于GPS接收机射频前端的单片低噪声放大器(LNA)。利用SOI工艺特有的低噪声特性,降低了衬底耦合到电路的噪声。采用单独的带隙基准源和LDO为低噪声放大器供电,降低了电源纹波和高频噪声对放大器噪声性能的影响。测试结果表明,在3.3V电源电压、1.575GHz工作频率下,该LNA的噪声系数仅为1.49dB,增益为13.7dB,输入回波损耗S11、输出回波损耗S22均小于-15dB,输入P1dB为-13dBm,IIP3为-0.34dBm。 展开更多
关键词 低噪声放大器 pd-soi 全球定位系统 单片 噪声系数
原文传递
引入射频诱导效应的BCT PD-SOI MOSFET建模技术研究 被引量:2
3
作者 黎莹 王军 《电子元件与材料》 CAS 北大核心 2023年第3期347-353,共7页
为了精确模拟高漏源电压(V_(DS))条件下体接触(Body Contact,BCT)部分耗尽型(Partial Depletion,PD)绝缘体上硅(Silicon-on-Insulator,SOI)MOSFET器件的异常射频诱导效应,建立了一个基于碰撞电离和寄生BJT机理的RL网络模型。首先分析了S... 为了精确模拟高漏源电压(V_(DS))条件下体接触(Body Contact,BCT)部分耗尽型(Partial Depletion,PD)绝缘体上硅(Silicon-on-Insulator,SOI)MOSFET器件的异常射频诱导效应,建立了一个基于碰撞电离和寄生BJT机理的RL网络模型。首先分析了SCBE模型的体区输出导纳参数,并利用该参数的解析式推导出一种电阻与电感串联的网络拓扑;然后基于直接提取法准确提取RL网络模型的参数;最后,通过仿真得出S21、S22参数分别在史密斯圆图的下半圆和上半圆按顺时针旋转的现象,同时在0.01~20 GHz范围内模型模拟的S参数与实测的S参数的相对误差为2.1%,验证了RL网络模型的有效性和准确性。 展开更多
关键词 BCT pd-soi MOSFET 小信号等效电路 射频诱导效应 S参数
在线阅读 下载PDF
氢化大豆卵磷脂Pd/C催化剂制备工艺优化 被引量:3
4
作者 宋兰 张敏 《农业机械学报》 EI CAS CSCD 北大核心 2010年第7期132-135,162,共5页
应用浸渍法制备Pd/C催化剂,以大豆卵磷脂氢化反应前后碘值的变化作为指标,考察了制备条件对Pd/C活性的影响,并借助透射电镜的表征手段分析催化剂的形貌变化。结果表明,制备大豆卵磷脂氢化Pd/C催化剂的优化工艺为:原料炭经10%硝酸预处理... 应用浸渍法制备Pd/C催化剂,以大豆卵磷脂氢化反应前后碘值的变化作为指标,考察了制备条件对Pd/C活性的影响,并借助透射电镜的表征手段分析催化剂的形貌变化。结果表明,制备大豆卵磷脂氢化Pd/C催化剂的优化工艺为:原料炭经10%硝酸预处理后,在40℃的3.5 mg/mL H2PdC l4溶液中浸渍2 h,在30%甲醛、还原温度80℃、pH值1~2的条件下还原5 h,并经80℃真空干燥获得成品。催化剂Pd粒径为7.8 nm,制备的催化剂可使大豆卵磷脂氢化后碘值下降到18.6 gI/(100 g)。在制备过程中前浸体溶液pH值对催化剂活性的影响很大。Pd粒径较小时,催化剂活性更强。 展开更多
关键词 大豆卵磷脂 氢化 PD/C催化剂 制备
在线阅读 下载PDF
0.13μm部分耗尽SOI工艺反相器链SET脉宽传播 被引量:1
5
作者 上官士鹏 朱翔 +3 位作者 陈睿 马英起 李赛 韩建伟 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2019年第11期2193-2198,共6页
基于0.13μm部分耗尽绝缘体上硅(PD-SOI)工艺,设计了一款片上反相器链(DFF)单粒子瞬态(SET)脉宽测试电路并流片实现,SET脉宽测试范围为105~3150 ps,精度为±52.5 ps。利用重离子加速器和脉冲激光模拟单粒子效应试验装置对器件进行了... 基于0.13μm部分耗尽绝缘体上硅(PD-SOI)工艺,设计了一款片上反相器链(DFF)单粒子瞬态(SET)脉宽测试电路并流片实现,SET脉宽测试范围为105~3150 ps,精度为±52.5 ps。利用重离子加速器和脉冲激光模拟单粒子效应试验装置对器件进行了SET脉宽试验。采用线性能量传输(LET值)为37.6 MeV·cm^2/mg的86Kr离子触发了反相器链的三级脉宽传播,利用脉冲激光正面测试器件触发了相同级数的脉宽,同时,激光能量值为5500pJ时触发了反相器链的双极放大效应,脉宽展宽32.4%。通过对比激光与重离子的试验结果,以及明确激光到达有源区的有效能量的影响因子,建立了激光有效能量与重离子LET值的对应关系,分析了两者对应关系偏差的原因。研究结果可为其他种类芯片单粒子效应试验建立激光有效能量与重离子LET值的对应关系提供参考。 展开更多
关键词 部分耗尽绝缘体上硅(pd-soi) 重离子加速器 脉冲激光 有效能量 脉冲宽度 双极放大
原文传递
基于PD SOI工艺的8Kb抗辐照静态存储器
6
作者 刘必慰 陈书明 +2 位作者 梁斌 陈川 徐再林 《计算机工程与科学》 CSCD 北大核心 2009年第7期81-84,共4页
SOI工艺具有内在的抗辐照能力,因此被广泛地应用于航天、军事等高可靠领域。本文基于我国目前最先进的0.5μm的PD SOI工艺设计了8Kb的SRAM,并且采用体引出、环形栅等多种技术对其进行了抗辐射加固。模拟表明该SRAM的读写时间小于20ns,50... SOI工艺具有内在的抗辐照能力,因此被广泛地应用于航天、军事等高可靠领域。本文基于我国目前最先进的0.5μm的PD SOI工艺设计了8Kb的SRAM,并且采用体引出、环形栅等多种技术对其进行了抗辐射加固。模拟表明该SRAM的读写时间小于20ns,50MHz下平均功耗小于55.8mW。 展开更多
关键词 抗辐照 PD SOI 静态存储器
在线阅读 下载PDF
0.8μm PD SOI MOS器件研究 被引量:1
7
作者 肖志强 洪根深 张波 《电子与封装》 2005年第6期35-39,共5页
本文重点介绍了0.8μm PD SOI MOS器件的结构、KINK效应、热载流子效应和自加热效应等,并对这些特性从物理机理上进行了简要的阐述。
关键词 PD SOI KINK效应 热载流子效应 自加热效应
在线阅读 下载PDF
倒掺杂结构PD SOI器件的抗辐射研究
8
作者 韩本光 吴龙胜 +2 位作者 陈超 方勇 刘佑宝 《科学技术与工程》 2009年第20期6013-6016,共4页
为了提高SOI器件抗总剂量能力,采用了倒掺杂结构。研究了倒掺杂结构PD SOI器件抗总剂量能力的增强,介绍了该结构对寄生NPN晶体管的抑制作用。发现倒掺杂结构不仅提高了器件的抗总剂量能力,对器件的抗单粒子能力也有所提高。基于0.35μm ... 为了提高SOI器件抗总剂量能力,采用了倒掺杂结构。研究了倒掺杂结构PD SOI器件抗总剂量能力的增强,介绍了该结构对寄生NPN晶体管的抑制作用。发现倒掺杂结构不仅提高了器件的抗总剂量能力,对器件的抗单粒子能力也有所提高。基于0.35μm SOI工艺线,结合ISE TCAD软件对器件的电学特性进行仿真,比较了流片测试数据和仿真数据。着重研究倒掺杂结构PD SOI器件较常规PD SOI器件抗SEU能力的改善,并对SOI器件单粒子辐射的电荷收集效应进行了模拟与仿真。 展开更多
关键词 倒掺杂 PD SOI 单粒子翻转 电荷收集 线性能量转移值
在线阅读 下载PDF
部分耗尽SOI NMOSFET总剂量辐照的最坏偏置(英文) 被引量:1
9
作者 卜建辉 刘梦新 +1 位作者 胡爱斌 韩郑生 《半导体技术》 CAS CSCD 北大核心 2009年第1期65-68,共4页
通过模拟对ON、OFF、TG三种偏置下PD SOI NMOSFET的总剂量辐照效应进行了研究。模拟发现正沟道的最坏偏置是ON偏置,背沟道的最坏偏置与总剂量有关。当总剂量大时,背沟道的最坏偏置是OFF偏置;当总剂量小时则是TG偏置。而NMOSFET的最坏偏... 通过模拟对ON、OFF、TG三种偏置下PD SOI NMOSFET的总剂量辐照效应进行了研究。模拟发现正沟道的最坏偏置是ON偏置,背沟道的最坏偏置与总剂量有关。当总剂量大时,背沟道的最坏偏置是OFF偏置;当总剂量小时则是TG偏置。而NMOSFET的最坏偏置则取决于起主要作用的是正栅还是背栅。由于辐照产生电子空穴对的过程与电场分布强相关,通过分析不同偏置下电场分布的差异确定最坏偏置的内在机制。 展开更多
关键词 绝缘体上硅 总剂量效应 最坏偏置 部分耗尽 辐照
在线阅读 下载PDF
SOI技术问题和BSIM3SOIv1.3模型参数特点
10
作者 顾爱军 孙锋 《电子与封装》 2007年第11期31-34,38,共5页
SOI器件具有高速、低压、低功耗、抗辐照、耐高温等体硅器件不具备的优点,SOI CMOS技术开始用于深亚微米高速、低功耗、低电压大规模集成电路应用。但SOI技术还面临浮体效应、自加热效应等问题的挑战。作为SOI模型国际标准,BSIM3SOIv1.... SOI器件具有高速、低压、低功耗、抗辐照、耐高温等体硅器件不具备的优点,SOI CMOS技术开始用于深亚微米高速、低功耗、低电压大规模集成电路应用。但SOI技术还面临浮体效应、自加热效应等问题的挑战。作为SOI模型国际标准,BSIM3SOIv1.3提出了新的模型参数解决方案。BSIMPDSPICE器件模型是基于物理意义的模型,是在体硅MOS器件模型工业标准(BSIM3V3)的基础上开发而成,BSIMPD针对SOI固有的浮体效应引起的动态特性,自加热和体接触提出相应的模型参数。 展开更多
关键词 PD SOI 体效应 自加热效应 BSIM3SOI
在线阅读 下载PDF
PD SOI MOSFET低频噪声研究进展 被引量:1
11
作者 范雪梅 毕津顺 +1 位作者 刘梦新 杜寰 《微电子学》 CAS CSCD 北大核心 2008年第6期817-822,共6页
随着器件尺寸的不断减小,PD SOI器件的低频噪声特性对电路稳定性的影响越来越大。研究了PD SOI器件低频过冲噪声现象,分析了此类器件在发生浮体效应、栅致浮体效应以及前背栅耦合效应时低频过冲噪声的产生机理及影响因素。最后指出,可... 随着器件尺寸的不断减小,PD SOI器件的低频噪声特性对电路稳定性的影响越来越大。研究了PD SOI器件低频过冲噪声现象,分析了此类器件在发生浮体效应、栅致浮体效应以及前背栅耦合效应时低频过冲噪声的产生机理及影响因素。最后指出,可以通过添加体接触或将PD SOI器件改进为双栅结构,达到有效抑制低频过冲噪声的目的。 展开更多
关键词 PD SOI MOSFET 低频噪声 浮体效应 前背栅耦合效应
在线阅读 下载PDF
部分耗尽SOI静态存储器位线电路的研究 被引量:1
12
作者 姜凡 刘忠立 《微电子学》 CAS CSCD 北大核心 2005年第3期297-300,304,共5页
对部分耗尽SOICMOS静态存储器的位线电路进行了模拟和研究,详细分析了BJT效应对SRAM写操作过程的影响,给出了BJT效应在SRAM写操作过程的最坏条件和最好条件下存储单元门管的瞬态泄漏电流的模拟结果;在详细分析BJT效应影响的基础上,对“F... 对部分耗尽SOICMOS静态存储器的位线电路进行了模拟和研究,详细分析了BJT效应对SRAM写操作过程的影响,给出了BJT效应在SRAM写操作过程的最坏条件和最好条件下存储单元门管的瞬态泄漏电流的模拟结果;在详细分析BJT效应影响的基础上,对“FirstCycle”效应进行了全面的研究。结果表明,“FirstCycle”效应对写操作影响较大;研究了位线电容负载对存储单元门管体电位的依赖。最后,给出了研究结果。 展开更多
关键词 静态存储器 位线 部分耗尽 SOI
在线阅读 下载PDF
PD SOI NMOSFET翘曲效应的温度模型 被引量:2
13
作者 张海鹏 魏同立 +2 位作者 冯耀兰 姚炜 宋安飞 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2001年第10期1320-1324,共5页
报道了一个部分耗尽 (PD) SOI NMOSFET翘曲效应的温度解析模型 .该模型从 PD SOI NMOSFET器件的物理结构 ,即由顶部的 NMOSFET和底部的寄生 BJT构成这一特点出发 ,以一定温度下 PD SOI NMOSFET体-射结电流与漏 -体结电流的动态平衡为核... 报道了一个部分耗尽 (PD) SOI NMOSFET翘曲效应的温度解析模型 .该模型从 PD SOI NMOSFET器件的物理结构 ,即由顶部的 NMOSFET和底部的寄生 BJT构成这一特点出发 ,以一定温度下 PD SOI NMOSFET体-射结电流与漏 -体结电流的动态平衡为核心 ,采用解析迭代方法求解 ,得出漏 -体结碰撞电离产生的空穴在体区中近源端积累达到饱和时的体 -射结电压 ,及漏 -体结和体 -射结电流的各主要分量 ,进而得到了 PD SOI NMOSFET翘曲效应漏电流的温度解析模型 ,并将一定条件下的模拟结果与实验结果进行了比较 。 展开更多
关键词 PD SOI NMOSFET 翘曲效应 温度解析模型 场效应晶体管
在线阅读 下载PDF
一种抗总剂量辐照的新型PD SOI器件 被引量:3
14
作者 李孟窈 刘云涛 蒋忠林 《微电子学》 CAS 北大核心 2021年第1期101-105,共5页
提出了一种具有叠层埋氧层的新栅型绝缘体上硅(SOI)器件。针对SOI器件的抗总电离剂量(TID)加固方案,对绝缘埋氧层(BOX)采用了叠层埋氧方案,对浅沟槽隔离(STI)层采用了特殊S栅方案。利用Sentaurus TCAD软件,采用Insulator Fixed Charge... 提出了一种具有叠层埋氧层的新栅型绝缘体上硅(SOI)器件。针对SOI器件的抗总电离剂量(TID)加固方案,对绝缘埋氧层(BOX)采用了叠层埋氧方案,对浅沟槽隔离(STI)层采用了特殊S栅方案。利用Sentaurus TCAD软件,采用Insulator Fixed Charge模型设置固定电荷密度,基于0.18μm CMOS工艺对部分耗尽(PD)SOI NMOS进行了TID效应仿真,建立了条栅、H栅、S栅三种PD SOI NMOS器件的仿真模型。对比三种器件辐照前后的转移特性曲线、阈值电压漂移量、跨导退化量,验证了该器件的抗TID辐照性能。仿真结果表明,有S栅的器件可以抗kink效应,该PD SOI NMOS器件的抗TID辐照剂量能力可达5 kGy。 展开更多
关键词 STI PD SOI NMOS 总剂量辐照 S栅体接触 KINK效应
原文传递
采用LOCOS隔离的部分耗尽SOI器件的窄沟道效应
15
作者 宋文斌 许高博 +1 位作者 郭天雷 韩郑生 《电子器件》 CAS 2007年第5期1535-1538,共4页
制备了不同沟宽的采用LOCOS隔离的PDSOI器件,通过实验数据分析器件的窄沟道效应.结果显示,1.2μmSOI器件的窄沟道效应跟体硅相似,主要是由边缘电场效应和"鸟嘴"效应引起的;0.8μmSOI器件的阈值电压随着沟道变窄而减小,出现反... 制备了不同沟宽的采用LOCOS隔离的PDSOI器件,通过实验数据分析器件的窄沟道效应.结果显示,1.2μmSOI器件的窄沟道效应跟体硅相似,主要是由边缘电场效应和"鸟嘴"效应引起的;0.8μmSOI器件的阈值电压随着沟道变窄而减小,出现反向窄沟道效应.我们认为,主要是由于杂质的重新分布降低了沟道边缘的杂质浓度所引起的. 展开更多
关键词 部分耗SOI 鸟嘴效应 边缘电场效应 反向窄沟道效应 杂质重新分布
在线阅读 下载PDF
质子辐照对130nm部分耗尽SOI MOS器件栅氧经时击穿可靠性的影响
16
作者 马腾 崔江维 +5 位作者 郑齐文 魏莹 赵京昊 梁晓雯 余学峰 郭旗 《现代应用物理》 2017年第4期48-51,共4页
利用10 MeV质子对130nm部分耗尽SOI MOS器件进行辐照,测试了在不同辐照吸收剂量下,器件的辐射诱导泄漏电流和栅氧经时击穿寿命等参数,分析了质子辐照对器件TDDB可靠性的影响。结果表明:质子辐照器件时,在Si-SiO_2界面产生的界面陷阱电荷... 利用10 MeV质子对130nm部分耗尽SOI MOS器件进行辐照,测试了在不同辐照吸收剂量下,器件的辐射诱导泄漏电流和栅氧经时击穿寿命等参数,分析了质子辐照对器件TDDB可靠性的影响。结果表明:质子辐照器件时,在Si-SiO_2界面产生的界面陷阱电荷,增加了电子跃迁的势垒高度,减少了电荷向栅极的注入,减小了器件的RILC,增加了器件的TDDB寿命。 展开更多
关键词 辐射诱导泄漏电流 栅氧经时击穿 可靠性 质子辐照 部分耗尽SOI
在线阅读 下载PDF
亚微米PD CMOS/SOI工艺及H栅单边体引出研究
17
作者 李宁 刘存生 +1 位作者 孙丽玲 薛智民 《微电子学》 CAS CSCD 北大核心 2010年第3期448-453,共6页
研究开发了0.4μm PD CMOS/SOI工艺,试制出采用H栅双边体引出的专用电路。对应用中如何克服PD SOI MOSFET器件的浮体效应进行了研究;探讨在抑制浮体效应的同时减少对芯片面积影响的途径,对H栅双边体引出改为单边体引出进行了实验研究。... 研究开发了0.4μm PD CMOS/SOI工艺,试制出采用H栅双边体引出的专用电路。对应用中如何克服PD SOI MOSFET器件的浮体效应进行了研究;探讨在抑制浮体效应的同时减少对芯片面积影响的途径,对H栅双边体引出改为单边体引出进行了实验研究。对沟道长度为0.4μm、0.5μm、0.6μm、0.8μm的H栅PD SOI MOSFET单边体引出器件进行工艺加工及测试,总结出在现有工艺下适合单边体引出方式的MOSFET器件尺寸,并对引起短沟道PMOSFET漏电的因素进行了分析,提出了改善方法;对提高PD CMOS/SOI集成电路的设计密度和改进制造工艺具有一定的指导意义。 展开更多
关键词 亚微米工艺 H栅 PDCMOS/SOI 浮体效应 单边体引出
原文传递
新型高速单粒子翻转自恢复锁存器设计 被引量:1
18
作者 刘中阳 张海能 +3 位作者 杨旭 张正选 胡志远 毕大炜 《中国空间科学技术》 CSCD 北大核心 2022年第6期140-148,共9页
航天器中芯片工作时钟频率的不断提高使得单粒子翻转(single-event-upset,SEU)效应对时序逻辑的影响更加显著。目前已经提出的辐射加固锁存器存在面积和延时较大、功耗较高且抗单粒子翻转能力有限的问题。针对这些问题,提出了一款基于13... 航天器中芯片工作时钟频率的不断提高使得单粒子翻转(single-event-upset,SEU)效应对时序逻辑的影响更加显著。目前已经提出的辐射加固锁存器存在面积和延时较大、功耗较高且抗单粒子翻转能力有限的问题。针对这些问题,提出了一款基于130 nm部分耗尽绝缘体上硅(partially-depleted silicon on insulator,PD-SOI)工艺的高速单粒子辐射自恢复锁存器。在对电路设计进行介绍的基础上,与其他已经报道的电路进行了对比,并利用节点翻转分析和仿真波形验证了该锁存器具有抗单粒子翻转自恢复的功能。对比结果表明,与其他的抗单粒子翻转自恢复锁存器相比,在牺牲部分功耗的代价下,大幅减小了锁存器的面积和延时。本方案所提出的辐射加固锁存器的综合开销指标APDP较其他辐射加固锁存器平均节省了71.14%,适用于辐射环境下的对速度和可靠性有较高要求的电路,为国产宇航高可靠自研芯片提供了选择。 展开更多
关键词 部分耗尽绝缘体上硅 单粒子效应 单粒子翻转 辐射加固设计 辐射加固锁存器
在线阅读 下载PDF
Enhanced radiation-induced narrow channel effects in 0.13-μm PDSOI nMOSFETs with shallow trench isolation 被引量:2
19
作者 张梦映 胡志远 +2 位作者 毕大炜 戴丽华 张正选 《Chinese Physics B》 SCIE EI CAS CSCD 2018年第2期619-624,共6页
Total ionizing dose responses of different transistor geometries after being irradiated by ^(60)Co γ-rays, in 0.13-μm partially-depleted silicon-on-insulator(PD SOI) technology are investigated. The negative thr... Total ionizing dose responses of different transistor geometries after being irradiated by ^(60)Co γ-rays, in 0.13-μm partially-depleted silicon-on-insulator(PD SOI) technology are investigated. The negative threshold voltage shift in an n-type metal-oxide semiconductor field effect transistor(nMOSFET) is inversely proportional to the channel width due to radiation-induced charges trapped in trench oxide, which is called the radiation-induced narrow channel effect(RINCE).The analysis based on a charge sharing model and three-dimensional technology computer aided design(TCAD) simulations demonstrate that phenomenon. The radiation-induced leakage currents under different drain biases are also discussed in detail. 展开更多
关键词 partiallydepleted silicon-on-insulator(PD SOI) totalionizingdose(TID) radiationinduced narrow channel effect(RINCE) drain induced barrier lowering(DIBL) effect
原文传递
SOI SRAM测试研究
20
作者 赵琳娜 王春早 +1 位作者 宿吉伟 陶建中 《微计算机信息》 北大核心 2007年第17期285-286,292,共3页
SOI(绝缘体上硅)静态存储器与用传统体硅技术制备的SRAM有着不同的特性,在测试SOI SRAM时需要考虑其特有的故障模型。基于读写过程中影响比较显著的浮体效应和寄生双极管效应的讨论,分析了部分耗尽SOI SRAM的设计和测试考虑,并提出了相... SOI(绝缘体上硅)静态存储器与用传统体硅技术制备的SRAM有着不同的特性,在测试SOI SRAM时需要考虑其特有的故障模型。基于读写过程中影响比较显著的浮体效应和寄生双极管效应的讨论,分析了部分耗尽SOI SRAM的设计和测试考虑,并提出了相应的测试码。 展开更多
关键词 绝缘体上硅(SOI) 部分耗尽(PD) 静态存储器 故障模型 测试码
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部