随着集成电路设计复杂度的不断提高,IP核(Intellectual Property Core)作为可复用的电路模块,已成为现代芯片设计的重要组成部分。IP核的正确性、可靠性和性能直接影响到SoC(System on Chip)的整体质量和开发效率。然而,当前IP核评测标...随着集成电路设计复杂度的不断提高,IP核(Intellectual Property Core)作为可复用的电路模块,已成为现代芯片设计的重要组成部分。IP核的正确性、可靠性和性能直接影响到SoC(System on Chip)的整体质量和开发效率。然而,当前IP核评测标准存在不统一、验证不充分等问题,亟需建立一套科学、全面的评测方法。本文通过对IP核设计验证和硅验证方法的深入研究,提出了一套结合设计验证和硅验证的IP核评测标准。该标准涵盖了功能验证、性能验证、面积检查、代码质量检查、可交付信息资料以及硅验证等内容,为IP核的标准化设计、验证与交付提供了明确的指导。研究还分析了现有国际和国内标准的优缺点,并提出了未来研究方向,包括针对特定功能领域(如:人工智能、网络安全等)的细化标准、更高效的验证方法与工具,以及积极参与国际标准的制定与交流。展开更多
随着通信技术的不断发展,基于IP的Gb数据传输(简称Gb over IP)成为GSM-R网络的研究焦点。重点围绕GSM-R系统中BSC/PCU设备以Gb over IP方式接入核心网的方案开展研究,针对BSC/PCU与核心网设备异地设置时,BSC侧无法感知跨传输系统后链路...随着通信技术的不断发展,基于IP的Gb数据传输(简称Gb over IP)成为GSM-R网络的研究焦点。重点围绕GSM-R系统中BSC/PCU设备以Gb over IP方式接入核心网的方案开展研究,针对BSC/PCU与核心网设备异地设置时,BSC侧无法感知跨传输系统后链路中断,导致保护倒换机制未触发引起业务中断的问题,提出3种解决方案,并进行方案比选与优化,为GSM-R系统BSC/PCU设备以Gb over IP方式对接核心网方案提供操作指导及优化建议,以满足铁路移动通信系统多场景下的组网需求。展开更多
首先分析Chirp函数在频域上的一般特性,并且分析Altrea公司提供的数控振荡器知识产权核(NCO IP core)的输入/输出特性,通过MegaCore环境确定其输入控制字,通过外围逻辑电路实时向NCO IP core调入控制频率控制字以达到改变输出频率的目的...首先分析Chirp函数在频域上的一般特性,并且分析Altrea公司提供的数控振荡器知识产权核(NCO IP core)的输入/输出特性,通过MegaCore环境确定其输入控制字,通过外围逻辑电路实时向NCO IP core调入控制频率控制字以达到改变输出频率的目的,并通过在示波器上观测FPGA的运行情况,验证了该设计具有很好的输出效果。展开更多
The intellectual property （IP） core for inter-integrated circuit （IIC） bus controller is designed using finite state machine （FSM） based on field programmable gate array （FPGA）. Not only the data from AT 24C02...The intellectual property （IP） core for inter-integrated circuit （IIC） bus controller is designed using finite state machine （FSM） based on field programmable gate array （FPGA）. Not only the data from AT 24C02C can be read automatically after power on, but also the data from upper computer can be written into AT24C02C immediately under the control of the IIC bus controller. When it is applied to blast wave overpressure test system, the IIC bus controller can read and store working parameters automatically. In a laboratory environment, the IP core simulation is carried out and the result is accurate. In the explosion field test, by analyzing the obtained valid data, it can be concluded that the designed IP core has good reliability.展开更多
文摘随着集成电路设计复杂度的不断提高,IP核(Intellectual Property Core)作为可复用的电路模块,已成为现代芯片设计的重要组成部分。IP核的正确性、可靠性和性能直接影响到SoC(System on Chip)的整体质量和开发效率。然而,当前IP核评测标准存在不统一、验证不充分等问题,亟需建立一套科学、全面的评测方法。本文通过对IP核设计验证和硅验证方法的深入研究,提出了一套结合设计验证和硅验证的IP核评测标准。该标准涵盖了功能验证、性能验证、面积检查、代码质量检查、可交付信息资料以及硅验证等内容,为IP核的标准化设计、验证与交付提供了明确的指导。研究还分析了现有国际和国内标准的优缺点,并提出了未来研究方向,包括针对特定功能领域(如:人工智能、网络安全等)的细化标准、更高效的验证方法与工具,以及积极参与国际标准的制定与交流。
文摘随着通信技术的不断发展,基于IP的Gb数据传输(简称Gb over IP)成为GSM-R网络的研究焦点。重点围绕GSM-R系统中BSC/PCU设备以Gb over IP方式接入核心网的方案开展研究,针对BSC/PCU与核心网设备异地设置时,BSC侧无法感知跨传输系统后链路中断,导致保护倒换机制未触发引起业务中断的问题,提出3种解决方案,并进行方案比选与优化,为GSM-R系统BSC/PCU设备以Gb over IP方式对接核心网方案提供操作指导及优化建议,以满足铁路移动通信系统多场景下的组网需求。
文摘首先分析Chirp函数在频域上的一般特性,并且分析Altrea公司提供的数控振荡器知识产权核(NCO IP core)的输入/输出特性,通过MegaCore环境确定其输入控制字,通过外围逻辑电路实时向NCO IP core调入控制频率控制字以达到改变输出频率的目的,并通过在示波器上观测FPGA的运行情况,验证了该设计具有很好的输出效果。
文摘The intellectual property （IP） core for inter-integrated circuit （IIC） bus controller is designed using finite state machine （FSM） based on field programmable gate array （FPGA）. Not only the data from AT 24C02C can be read automatically after power on, but also the data from upper computer can be written into AT24C02C immediately under the control of the IIC bus controller. When it is applied to blast wave overpressure test system, the IIC bus controller can read and store working parameters automatically. In a laboratory environment, the IP core simulation is carried out and the result is accurate. In the explosion field test, by analyzing the obtained valid data, it can be concluded that the designed IP core has good reliability.
