期刊文献+

ASIC设计中基于Verilog语言的inout(双向)端口程序设计 被引量:6

Design and Simulation of Inout Ports with Verilog HDL in ASIC Design
在线阅读 下载PDF
导出
摘要 论文详细介绍了基于Verilog硬件描述语言的inout(双向)端口设计方法,提出了一种与实际情况吻合的仿真方法,并通过CMOS图像传感器控制电路设计中一个可综合的设计实例,指出了设计和仿真中应注意的问题。 This paper introduces how to design and simulate inout ports with Verilog HDL by a synthesizable module used in the control design of CMOS image sensor,and on the basis of writer's experiences,points out the matters needing attention.
出处 《计算机工程与应用》 CSCD 北大核心 2003年第34期129-132,183,共5页 Computer Engineering and Applications
基金 天津市科技攻关重点项目
关键词 ASIC VERILOG HDL inout 双向端口 仿真 ASIC,Verilog HDL,inout,simulation
  • 相关文献

同被引文献33

引证文献6

二级引证文献22

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部