期刊文献+

以80286为CPU的存贮系统接口设计

在线阅读 下载PDF
导出
摘要 对以80286为CPU的存贮系统进行讨论无非是集中在完成主存贮器访问时所需要的时钟周期数目—临界等待状态的时间问题上。等待状态对于处理好CPU和存贮器系统之间的时序配合是很重要的。为了使速度较低的存贮器跟上80286 CPU的速度,可在80286总线周期中插入等待状态。当然也可以采用较低的时钟频率,不过这样要延长80286的总线周期。
作者 梁亢
出处 《集成电路应用》 1992年第2期31-34,19,共5页 Application of IC
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部