期刊文献+

基于CPLD的虚拟智能频率计的VHDL设计

VHDL Design of Virtual Intelligent Frequency Meter Based on CPLD
在线阅读 下载PDF
导出
摘要 介绍以 CPLD 为虚拟频率计核心,通过 MAX+PLUS Ⅱ开发平台,在 Windows 95/98下用DelPhi5.0实现操作界面,由 PC 机中 CPU 对外周期信号实现10^(-5)精度的智能化频率测量的 VHDL 设计思想和实现方案。
作者 宋跃 周明辉
出处 《电工技术》 2002年第3期41-42,共2页 Electric Engineering
  • 相关文献

参考文献3

  • 1Ahmed Amine Jerraya,Hong ding,Polen Kission,Mather R ahmouni.Behavioral Synthesis and ComponentReuse with VHDL[M].KluwerAcademic Publishers, 1997
  • 2蒋焕文 孙续.电子测量[M].中国计量出版社,1995.238-249.
  • 3侯伯亨.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版,2000..

共引文献31

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部