摘要
详细介绍了在设计 RS( 2 5 6,2 5 2 )译码器过程中所用的乘法器和除法器 ,两种器件具有规则的结构 ,有利于用 VLSI硬件电路来实现。
This paper describes in detail how to design the multiplier and divider during the course of implementing RS(256,252)decoder . These two components have regular structure and can be easily realized on VLSI chips.
出处
《电子工程师》
2002年第2期53-55,共3页
Electronic Engineer
基金
国家 92 1工程基金资助项目
关键词
乘法器
除法器
RS码
译码过程
finite field , multiplier, divider, dual basis, normal basis, very large scale integration