期刊文献+

基于FPGA的分离时序电路的可靠性设计 被引量:2

Reliability Design of Separation Sequence Circuit Based on FPGA
在线阅读 下载PDF
导出
摘要 从可靠性角度出发,对以FPGA为控制核心的分离时序电路中具有不同功能的硬件电路模块进行详细分析,并对关键控制逻辑进行介绍;该电路能够实时监测反馈信号,输出控制信号,接收、存储相关的关键触发信号并产生相应的分离时序,按时序产生火工品的点火信号;通过连接相关设备,进行实际操作过程模拟,对关键信号的时间参数进行存储并分析原始数据及波形图,证明本电路精度高、运行稳定、可靠性高;目前该电路已投入使用,具有较高可靠性和很强的应用价值。 From the view of reliability, there is a detailed analysis of the hardware circuit modules with different functions in this separa- tion sequential circuits, which using FPGA as the control core. And the key control logic are introduced. The circuit is capable of real--time monitoring feedback signals, exporting control signals, recepting and storing related key trigger signals, generating the corresponding separa- tion sequential, and the ignition signal of the pyrotechnic. We have been simulated the actual operation process after connecting the related e- quipment, stored time parameters of the key signal and analysed the original data and waveforms, it proves that the circuit has the advantages of high precision, stable operation. It has high reliability and a strong value.
出处 《计算机测量与控制》 北大核心 2013年第7期1889-1891,共3页 Computer Measurement &Control
基金 国家自然科学基金资助项目(60871041)
关键词 分离时序 FPGA 可靠性 Separation timing FPGA reliability
  • 相关文献

参考文献4

二级参考文献14

共引文献23

同被引文献11

引证文献2

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部