摘要
本文提出了一种基于可编程逻辑门阵列(FPGA)的双数字信号处理器(DM642)并行通信系统,可应用于高速图像采集和数据处理。该系统采用双处理器流水线体系结构,一个DM642进行图像采集和算法处理,另一个DM642进行控制和网络传输;FPGA作为整个系统时序控制中心和数据交换枢纽,它产生各种控制信息以及时钟信号,并为两个DM642之间高速大块数据交换建立数据通道;从而使双处理器之间能够并行工作。经测试处理一帧大小为320x240的图像数据的时间约为15ms,可显著提高系统的处理能力和运行速度。
出处
《制造业自动化》
北大核心
2013年第4期15-18,共4页
Manufacturing Automation
基金
河北省2010年自然科学基金(E2010000053)
