期刊文献+

槽栅MOS器件的研究与进展 被引量:1

Advances in the Development of Grooved Gate MOSFET's
在线阅读 下载PDF
导出
摘要 随着VLSI器件尺寸越来越小,槽栅MOS器件被作为在深亚微米及亚0.1μm范围极具应用前景的理想结构被提了出来。文中介绍了槽栅器件提出的背景,论述了槽栅 MOS器件的结构与特点,并就其发展现状和趋势以及存在的问题进行了概括和总结。 To achieve higher speed and packing densities,the size of MOSFET has been continuously scaled down. The grooved gate MOSFET (GR MOSFET)has been developed as a promising candidate for use in the deep sub-micron and sub-0. 1m regime. The structure and performance of GR MOSFET's are discussed in the paper. The state-of-the-art of GR MOSFET's is described. The trend of the development of GR MOSFET's is summarized.
作者 任红霞 郝跃
出处 《微电子学》 CAS CSCD 北大核心 2000年第4期258-262,共5页 Microelectronics
基金 国防预研基金资助项目
关键词 槽栅MOSFET 深亚微米器件 小尺寸效应 拐角效应 Grooved gate MOSFET Deep submicron device Small size effect Corner effect
  • 相关文献

参考文献5

  • 1孙自敏,半体技术,1998年,23卷,5期,18页
  • 2许冬岗,深亚微米槽栅器件特性及抗热载流子效应研究[D],1998年
  • 3Yu B,IEEE Trans Electron Dev,1997年,44卷,4期,627页
  • 4Chan M,IEEE Elec Dev Lett,1994年,15卷,1期,22页
  • 5Lee W H,IEEE Elec Dev Lett,1993年,14卷,12期,578页

同被引文献6

  • 1Semiconductor Industry Association. International Technology Roadmap for Semiconductors,2001 Editions[S].
  • 2H S PHILIP WONG, D J Frank, et al. Nanoscale CMOS[J]. Proc of the IEEE, 1999,87(4) :537 - 584.
  • 3J H LEE, G Taraserli, Andy Wei, et al. Super Self-Aligned Double Gate (SSDG) MOSFETs Utilize Oxidation Rate Difference and Selective Epitaxy [A]. IEEE Tech. Dig. IEDM[ C]. Washington,2001.71 - 74.
  • 4T SU,J P Denton, et al. New planar serf-aligned double-gate fully dephted P-MOSFET's using epitaxial lateral overgrowth (ELO) and selectively grown source/drain (S/D)[A]. IEEE Int SOI Conf[C].Toyto,2000.110 - 111.
  • 5X HUANG,W C Lee,C Kuo, et al. Sub-50nm P-channel FinFET[J].IEEE Trans E D,2001,48(6):880-886.
  • 6M Mehrotra,J C Hu,et al.A 1.2V,sub-90nm gate length CMOS technology[ A] .IEEE Tech. Dig. IEDM[ C]. Washington, 1999.419-422.

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部