期刊文献+

一种流水线CPU设计中的Hazard消除法 被引量:1

Method of Hazard Elimination Based on Design of Pipeline CPU
在线阅读 下载PDF
导出
摘要 采用基本五步流水线CPU设计,而Hazard是流水线CPU设计中必须要处理的问题.介绍了三种Hazard类型,并提出了解决这三种Hazard问题的方法.测试结果表明,该方案符合设计要求. We consider the design of 5 stage pipeline CPU,and it is must to deal with Hazard. In this paper three kinds of Hazard are gived, and method is proposed to solve the question. The test results show that the scheme meets the design requirements.
出处 《微电子学与计算机》 CSCD 北大核心 2012年第8期33-36,41,共5页 Microelectronics & Computer
基金 国家自然科学基金项目(11001075) 河南省科技厅科技攻关项目(092102210327)
关键词 五步流水线 CPU设计 指令 HAZARD 5 stage pipeline design of CPU instruction Hazard
  • 相关文献

参考文献5

二级参考文献34

  • 1易海峰,高德远,张盛兵,安建峰.一种兼容微处理器指令译码单元的优化设计[J].微电子学与计算机,2004,21(12):119-122. 被引量:3
  • 2冯江,王晓燕,肖玲玲,吴军.基于VHDL语言的IP核验证[J].微计算机信息,2005,21(07Z):66-68. 被引量:9
  • 3Xue Bo. OCMIPS Processor[EB/OL]. (2007-09-01). http://www. opencores.org/projects.cgi/web/ocmips/overview.
  • 4MIPS Technologies Inc.. MIPS32 Architecture for Programmers, Volume Ⅱ: The MIPS32 Instruction Set, Revision 0.95[Z]. 2001.
  • 5TIS Committee. Tool Interface Standard(TIS), Executable and Linking Format (ELF) Specification, Version 1.2[Z]. 1995.
  • 6Rhoads S. Plasma Processor[EB/OL]. (2007-09-01). http://www. opencores.orglprojects.cgilweblmips/overview.
  • 7Mcfarling S. Combining Branch Predictors[R]. Palo Alto, California, USA, Tech. Rep.: TN-36, Western Research Laboratory, 1993.
  • 8Baray M. CS224 Home Page[EB/OL]. (2007-09-12). http://www. cs.bilkent.edu.tr/-will/courses/CS224/MIPS_Programs.htm.
  • 9STALLINGS W, Reduced instruction set computer architecture[J]. Proceedings of the IEEE, 1998,76(6).
  • 10BALCH M. Complete digital design: A comprehensive guide to digital electronics and computer system architecture[M].北京:清华大学出版社,2004.

共引文献13

同被引文献10

引证文献1

二级引证文献9

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部