期刊文献+

一种减少金属层数的芯片物理设计方法 被引量:1

A Method of Chip Physical Design with Reduced Metal Layers
在线阅读 下载PDF
导出
摘要 数字后端物理版图设计是整个芯片设计的关键一步,而减少设计时所用的金属层数是IC行业中缩减芯片成本的一个重要措施。本文以SMIC0.18μm工艺下一款SmartCard芯片的实际设计方案为例,首先分析了金属层数与成本的关系,之后分析其可行性,并提出了具体的布局布线方案,最终以成功的流片结果论证了该减少金属层数设计方案的可行性。 Digital backend layout design is a key step in the whole chip design, and one of the important measures to cut the chip cost is reducing metal layers in the design. Based on the design of a smartcard chip in SMIC 0.18μm technology, this paper analyzed the relation between metal layers and cost, and the feasibility of reducing metal layers, then put forward a design scheme. Finally, the results of successful tapeout proved the feasibility of this scheme.
出处 《科技信息》 2012年第11期66-66,18,共2页 Science & Technology Information
关键词 IC数字后端 金属层数 版图设计 IC digital backend Metal layer Layout design
  • 相关文献

参考文献5

二级参考文献3

  • 1BAKERRJ.CMOS电路设计、布局与仿真[M].第2版.北京:人民邮电出版社.2008:80-90.
  • 2程冲宽,喻文健,徐宁.超大规模集成电路互连线分析与综合[M].北京:清华大学出版社,2008:60-65.
  • 3王志功,景为平,孙玲.集成电路设计技术与应用[M].南京:东南大学出版社.2007.

共引文献4

同被引文献2

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部