摘要
针对片上网络(NoC)验证效率不高的问题,依据验证方法学,利用System Verilog语言的优势,构建一个由覆盖率驱动并受约束的随机分层NoC测试平台。在不同拓扑结构和流量分布下,对NoC进行性能评估,结果证明该测试平台具备较强的通用性、适应性和扩展性,能有效地提高验证效率。
For solving the low efficiency of Network on Chip（NoC） verification,this paper constructs the coverage-driven constrained random and hierarchical NoC testbench based on the Verification Methodology Manual（VMM） and application of SystemVerilog.Results of NoC performance evaluation with heterogeneous topologies or traffic distributions show that the testbench is superior in generality,has good adaptability,scalability,and can effectively improves the verification efficiency.
出处
《计算机工程》
CAS
CSCD
北大核心
2011年第23期223-225,共3页
Computer Engineering
基金
南京航空航天大学基本科研业务费专项科研基金资助项目(NS2010115)
