期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

一个用于12位40-MS/s低功耗流水线ADC的MDAC电路设计 被引量：2

A MDAC Circuit for 12-bit 40-MS/s Low Power Pipelined A/D Converters
在线阅读 下载PDF
导出
摘要 文中设计了一个用于12位40MHz采样率低功耗流水线ADC的MDAC电路.通过对运放的分时复用,使得一个电路模块实现了两级MDAC功能,达到降低整个ADC功耗的目的.通过对MDAC结构的改进,使得该模块可以达到12bit精度的要求.通过优化辅助运放的带宽,使得高增益运放能够快速稳定.本设计在TSMC0.35μmmixsignal3.3V工艺下实现,在40MHz采样频率下,以奈奎斯特采样频率满幅(Vpp=2V)信号输入,其SINAD为73dB,ENOB为11.90bit,SFDR为89dB.整个电路消耗的动态功耗为9mW. A MDAC circuit for 12bit 40MS/s low power pipelined A/D converters is presented.The low power is achieved by using the same OTA in two MDAC stages at different time.A modified MDAC reaching 12bit accuracy was designed.A gain boosted telescopic cascode amplifier was designed by optimizing the GBW of the auxiliary amplifier.The circuit is simulated and analyzed based on TSMC 0.35μm 3.3V CMOS process.Simulation results show that the ENOB is 11.9bit,SFDR is 89dB,SNDR is 73dB.The circuit consumes 9mW.
作者 陈利杰 周玉梅
机构地区 中国科学院微电子研究所
出处 《微电子学与计算机》 CSCD 北大核心 2011年第1期108-112,共5页 Microelectronics & Computer
基金 国家自然科学基金项目(60676015)
关键词 流水线模数转换 采样保持 运算放大器 pipelined A/D converter MDAC amplifier
分类号 TN43 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献8

  • 1张凯,周贵贤,刘烨,陈贵灿,程军.12位100MS/s ADC中采样/保持电路的分析与设计[J].微电子学与计算机,2007,24(11):8-13. 被引量：6
  • 2Nagaraj K, Fetterman H, Anidjar J. A 250-mW 8-b 52- Msamples/s parallel-pipelined A/D converter with reduced number of ampllfiers[J]. IEEE JSSC, 1997,32 (3) : 312-320.
  • 3Yun Chiu, Paul R Gray. A 14b 12MS/s CMOS pipeline ADC with over 100dB SFDR[J]. IEEE JSSC, 2004,39 (12) :2139-2150.
  • 4Byung Moo Min, Peter Kim. A 69mW 10bit 80MSample/s pipelined CMOS ADC[J].IEEE JSSC, 2003,38 (12) : 2131 -2039.
  • 5钱文荣,戴庆元,朱红卫.一种低功耗12位30MHz流水线A／D转换器[J].微电子学,2008,38(2):241-245. 被引量：3
  • 6Jian Li,Xiaoyang Zeng, I.ei Xie. A 1. 8V 22row 10bit 30MS/s pipelined CMOS ADC for low--power subsarn- piing applications [J]. IEEE JSSC, 2008, 43 ( 2 ) :321 -329.
  • 7Yuan J. GBOPCAD: a synthesis tool for high--perform ance gain--boosted opamp design [J].IEEE Trans on Circuits and Systems II, 2005,52(9):1535-1544.
  • 8卫宝跃,周玉梅,胡晓宇,戴澜.用于带数字校正12位40 MS/s流水线ADC的MDAC电路及数模接口[J].微电子学,2008,38(5):614-617. 被引量：3

二级参考文献17

  • 1谭珺,唐长文,闵昊.一种100MHz采样频率C MOS采样/保持电路[J].微电子学,2006,36(1):90-93. 被引量：9
  • 2黄飞鹏,黄煜梅,方杰,洪志良.一种适合于高速、高精度ADC的采样/保持电路[J].复旦学报（自然科学版）,2006,45(1):58-62. 被引量：2
  • 3戴澜,周玉梅,胡晓宇.一种应用于流水线A/D转换器的数字校准算法[J].微电子学,2007,37(4):482-485. 被引量：3
  • 4Abo A M,Gray P R.A 1.5-V,10-bit,14.3-MS/s CMOS pipeline analog-to-digital converter[J].IEEE JSSC,1999,34(5):599-606
  • 5Waltari M E,Halonen K A L.Circuit techniques for lowvoltage and high-speed A/D converters[M].Dordrecht,Netherlands.Kluwer Academic Publisher,2002
  • 6Fayomy,Roberts G W,Sawan M.Low-voltagn CMOS analog bootstrapped switch for sample-and-hold circuit:design and chip characterization[J].IEEE Proc.Int.Symp.Circuits and Systems,2005,3:2200-2203
  • 7Ahmadi M.A new modeling and optimization of gainboosted cascode amplifier for bigh-speed and low-voltage applications[J].IEEE Tran.Circuit Syst.Ⅱ,2006,53(3):169-173
  • 8Razavi B.Design of analog CMOS integrated circuits[M].陈贵灿,等译.模拟CMOS集成电路设计.西安:西安交通大学出版社,2003:345-349
  • 9拉扎维.模拟CMOS集成电路设计[M].陈贵灿,译.西安:西安交通大学出版社.2002
  • 10LEWIS S H, FETTERMAN H S, GROSS G F, et al. A 10-b 20-Msarnple/s analog-to-digital converter [J]. IEEE J Sol Sta Circ, 1992, 27(3) : 351-358.

共引文献9

同被引文献12

  • 1Altera. Implementing FIR filters and FFTs with 28-nm variable-precision DSP architecture [ EB/OL]. [ 2012- 02-08][2010-07-013]. http://www, altera. com/literature/wp/wp-01140-fir-fft-dsp, pdf.
  • 2Baas B M. A 9.5mW 330 μsec 1024-point FFT processor[C]//IEEE Custom Integrated Circuits Conference, Pasadena, California, USA: IEEE, 1998:127-130.
  • 3Kannan M, Srivatsa S K. Low power hardware implementation of high speed FFT core[J]. Journal of Computer Science, 2007,3 ( 6 ): 376-382.
  • 4Ediz Getin. An integrated 256-point complex FFT processor for real-time spectrum analysis and measurement[C]//IEEE Proceedings of Instrumentation and Measurement Technology Conference, Ottawa, Canada: IEEE, 1997:96-101.
  • 5Yuan Chen, Yu-Wei Lin, Yu-Chi Tsao, et al A 2. 4- Gsampte/s DVFS FFT Processor forMIMO OFDM Communication Systems [J]. IEEE JOURNAL OF SOI.ID-STATE CIRCUITS, 2008, 43(5) : 1260-1273.
  • 6Koushik Maharatna, Eckhard Grass, Ulrich Jagdhold. A 64-Point Fourier Transform Chip for High-Speed Wireless LAN Application Using OFDM[J]. IEEE Journal of Solid state Circuits, 2004, 39(3):484-493.
  • 7李天望,叶波,江金光.1.8V10位50Ms/s低功耗流水线ADC的设计[J].微电子学与计算机,2010,27(4):46-49. 被引量：4
  • 8周小果,唐立军,谢新辉,宋海吒.适用于嵌入式系统的AES加密IP核设计[J].微型机与应用,2010,29(15):83-85. 被引量：1
  • 9王晋雄,刘力源,李冬梅.一种高线性度14位40MS/s流水线A/D转换器[J].微电子学,2010,40(6):765-769. 被引量：2
  • 10范明俊,任俊彦,舒光华,过瑶,李宁,叶凡,许俊.A 12-bit 40-MS/s SHA-less pipelined ADC using a front-end RC matching technique[J].Journal of Semiconductors,2011,32(1):85-89. 被引量：1

引证文献2

二级引证文献2

微电子学与计算机
2011年 第1期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部