期刊文献+

基于FPGA的高速误码插入技术分析

Research of High Speed Error Code Insertion Technology Based on FPGA
在线阅读 下载PDF
导出
摘要 随机误码插入技术用于数字网传输损伤模拟系统,以模拟信号在信道中的误码损伤。提出了当前误码损伤模拟设备存在处理速度慢、效率不高的问题,针对此问题分析了基于FPGA的误码插入常规方法。在此基础上提出了一种新型的高速并行误码插入方案,该方案采用线性反馈移位寄存器构造多路随机数发生器,同时保证误码图案的等效性,实现了对信号的并行处理。进行了测试,结果符合指标要求,性能良好,便于实现。 Random error code insertion technology is used in simulation systems of transmission impairments in digital network to simulate the error impairment of signals in transmission channel.To begin with,the problem of low speed and efficiency which exists in current error impairment simulation equipment is presented.Then the drawbacks of the conventional method based on FPGA are analyzed for this problem,by doing so a new solution of high-speed random error code insertion in parallel mode is discussed,which proves to be able to meet the specification requirement by test.With guarantee of equivalence of error pattern,the random number generator is constituted by using LFSRs.The solution is feasible with good performances.
作者 程翰林
出处 《无线电工程》 2010年第10期4-6,37,共4页 Radio Engineering
关键词 误码损伤 模拟 高速 并行 伪随机数发生器 随机误码 FPGA error impairment simulate high-speed parallel pseudo random number generators random error code FPGA
  • 相关文献

参考文献6

二级参考文献21

共引文献70

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部