期刊文献+

基于SoPC的人工神经网络的硬件实现方法 被引量:4

Hardware implementation of an artificial neural network based on SoPC
在线阅读 下载PDF
导出
摘要 提出了一种基于SoPC的神经网络的硬件实现方法,该方法以FPGA器件为硬件载体,NIOSII软核处理器为CPU,Avalon片内总线为数据交换架构。研究了多层前馈神经网络在FPGA上的实现方法,描述了神经网络模块与Avalon片内总线的接口技术。整个系统在Altera的EP2C8Q208C8器件上实现,结果表明,该方法的应用不仅提高了人工神经网络的运算速度,还提高了整个系统的灵活性。 This paper reports on the implementation of an artificial neural network based on the SoPC. This method integrates a soft processor which named NOIS II and an in-chip buss named Avalon to a single FPGA device. It studies the implementation of the multilayer artificial neural network on FPGA and describes the interface of neural network and Avalon bus. This system is implemented with EP2C8Q208C8 of Altera. It is show that the method not only step up the operation but also increase the flexible of artificial neural network.
出处 《电子测量技术》 2009年第6期116-118,123,共4页 Electronic Measurement Technology
关键词 FPGA SOPC 神经网络 Avalon片内总线 FPGA SoPC neural network avalon in-chip buss
  • 相关文献

参考文献8

二级参考文献53

  • 1方茁,彭澄廉,陈泽文.基于NIOS的SOPC设计[J].计算机工程与设计,2004,25(4):504-507. 被引量:23
  • 2吴耿锋,王宝翰,周佩玲,彭虎,岳刚,庄镇泉.具有四值离散态的复合神经元网络及其电路实现[J].中国科学技术大学学报,1993,23(4):447-452. 被引量:1
  • 3Altera. Simultaneous Multi - Mastering with the Avalon Bus[ DB/OL]. http://www.altera, com,2002.
  • 4Altera, Excalibur Solution Multi - Master Reference Design.[DB/OL]. http://www. altera, com,2002.
  • 5Altera. Avalon Bus Specification [ DB/OL]. http://www. altera. com, 2003.
  • 6周佩玲,Japan-China Symposium on Advanced Information Technology,1994年
  • 7王宝翰,生物物理学报,1992年,8卷,1期,52页
  • 8何明一,神经计算.原理、语言、设计、应用,1992年
  • 9王宝翰,中国神经网络首届学术大会论文集,1990年
  • 10Nios CPU Data Sheet.www.altera.com.

共引文献50

同被引文献26

引证文献4

二级引证文献18

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部