期刊文献+

一种新的除法器算法的研究 被引量:1

A Research on New Divider
在线阅读 下载PDF
导出
摘要 在已有算法初期研究成果的基础上提出新的除法运算方法,该算法具有运算速度快、位数可调的优点。基于新算法设计的新型除法器可在保持精度的条件下使用较小的资源,提高集成电路的运算速度。 Based on the previous achievements, the author put up a new method for division, which is fast in speed and changeable in bytes. This new divider makes litte use of reources and increases speed of integrated circuit.
作者 华东
出处 《浙江工贸职业技术学院学报》 2006年第3期60-65,共6页 Journal of Zhejiang Industry & Trade Vocational College
关键词 除法器 算法 集成电路设计 商位 FPGA Divider Method Integrated circuit design Byte FPGA
  • 相关文献

参考文献4

二级参考文献7

  • 1张凤言.电子电路基础-高性能模拟电路和电流模技术[M].北京:高等教育出版社,1995.216.
  • 2张郁弘 庄灿涛.晶体管运算放大器及其应用[M].北京:国防工业出版社,1979..
  • 3李元.数字电路与逻辑设计[M].南京:南京大学出版社,1998..
  • 4Han S,IEE Proc Circuits Devices Syst,1999年,146卷,105页
  • 5沙占友,新型数字电压表原理与应用,1995年
  • 6张郁弘,晶体管运算放大器及其应用,1979年
  • 7丁保延,章倩苓.常数除法器的设计及其BIST实现[J].Journal of Semiconductors,2000,21(5):491-495. 被引量:4

共引文献4

同被引文献9

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部