摘要
针对FPGA/CPLD同步设计过程中一些容易被忽视的问题进行了研究,分析了问题产生的原因、对可靠性的影响,并给出了解决方案。
This paper is focused on some easy neglected problems in synchronous design for FPGA/CPLD, analyzing the reasons and it's influences on reliability, and giving the solutions.
出处
《自动化与仪器仪表》
2006年第4期83-85,共3页
Automation & Instrumentation