期刊文献+

FPGA/CPLD同步设计若干问题浅析 被引量:3

The problem analysis for FPGA/CPLD synchronous design
在线阅读 下载PDF
导出
摘要 针对FPGA/CPLD同步设计过程中一些容易被忽视的问题进行了研究,分析了问题产生的原因、对可靠性的影响,并给出了解决方案。 This paper is focused on some easy neglected problems in synchronous design for FPGA/CPLD, analyzing the reasons and it's influences on reliability, and giving the solutions.
出处 《自动化与仪器仪表》 2006年第4期83-85,共3页 Automation & Instrumentation
关键词 FPGA/CPLD 同步设计 时钟 亚稳态 FPGA/CPLD Synchronous designs Clocks Metastable state
  • 相关文献

参考文献2

二级参考文献2

  • 1褚振勇 翁木云.FPGA设计及其应用[M].西安:西安电子科技大学出版社,2002.7.
  • 2张留安.[D].西安电子科技大学,2002.

共引文献23

同被引文献21

引证文献3

二级引证文献16

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部