期刊文献+

数据采集控制时序的VHDL/CPLD设计及应用 被引量:5

Sequence Control Circuit Design of Data Acquisition Based on VHDL/ CPLD and Its Application
在线阅读 下载PDF
导出
摘要 用VHDL(甚高速集成电路硬件描述语言)有限状态机设计了数据采集时序的控制电路。采用AD590温度传感器作为摄温元件搭建外围电路构成数字式气温计,包括时序产生、码制转换、七段LED(发光二极管)动态扫描显示驱动等电路;给出了主要源程序片段;用MAX+PLUSⅡ软件进行了仿真调试,用CPLD(复杂可编程逻辑器件)进行了下载测试,结果表明实现了电路功能,系统运行正常。 The sequence control circuit of DATA collection is designed with finite state machine (FSM) of VHDL. ADS90 transducer is used as the temperature sensing device to construct the thermometer, which includes the clock generation, BIN-BCD code conversion, 7-segment LED scan driving circuits, and so on. Some parts of source programs are presented. The design is simulated with MAX + PLUSⅡ tools and downloaded into a proper CPLD device. The result demonstrates that the desired function of the system is realized.
出处 《电子工程师》 2006年第2期64-67,共4页 Electronic Engineer
关键词 数据采集 状态机 VHDL CPLD data collect, FSM, VHDL, CPLD
  • 相关文献

同被引文献15

引证文献5

二级引证文献15

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部