期刊文献+
共找到24篇文章
< 1 2 >
每页显示 20 50 100
Interfacial Oxides Evolution of High-Speed Steel Joints by Hot-Compression Bonding 被引量:1
1
作者 Wei-Feng Liu Bi-Jun Xie +3 位作者 Ming-Yue Sun Bin Xu Yan-Fei Cao Dian-Zhong Li 《Acta Metallurgica Sinica(English Letters)》 SCIE EI CAS CSCD 2022年第11期1837-1848,共12页
The interfacial oxidation behavior of Cr_(4)Mo_(4) V high-speed steel(HSS)joints undergoing hot-compression bonding was investigated by using optical microscopy(OM),scanning electron microscopy(SEM),and transmission e... The interfacial oxidation behavior of Cr_(4)Mo_(4) V high-speed steel(HSS)joints undergoing hot-compression bonding was investigated by using optical microscopy(OM),scanning electron microscopy(SEM),and transmission electron microscopy(TEM).In the heating and holding processes,dispersed rod-like and granularδ-Al_(2)O_(3) oxides were formed at the interface and in the matrix near the interface due to the selective oxidation and internal oxidation of Al,while irregular Si-Al-O compounds and spheroidal SiO_(2) particles were formed at the interface.After the post-holding treatment,SiO_(2) oxides and Si-Al-O compounds were dissolved into the matrix,andδ-Al_(2)O_(3) oxides were transformed into nanoscaleα-Al_(2)O_(3) particles,which did not deteriorate the mechanical properties of the joints.The formation and migration of newly-formed grain boundaries by plastic deformation and post-holding treatment were the main mechanism for interface healing.The tensile test results showed that the strength of the healed joints was comparable to that of the base material,and the in-situ tensile observations proved that the fracture was initiated at the grain boundary of the matrix rather than at the interface.The clarification of interfacial oxides and microstructure is essential for the application of hot-compression bonding of HSSs. 展开更多
关键词 Hot-compression bonding high-speed steel interfacial oxides interface healing Mechanical properties
原文传递
Research Progress on Graphene-Based Composites for High-Speed Electronic Devices
2
作者 Shenglan Fang 《电气工程与自动化(中英文版)》 2025年第2期1-7,共7页
The rapid advancement of high-speed electronic devices has driven the need for new materials that can meet the demands for higher performance,miniaturization,and energy efficiency.Among these materials,graphene has ga... The rapid advancement of high-speed electronic devices has driven the need for new materials that can meet the demands for higher performance,miniaturization,and energy efficiency.Among these materials,graphene has garnered significant attention due to its exceptional electrical,thermal,and mechanical properties.This paper reviews the research progress on graphene-based composites and their application in high-speed electronics,focusing on the material's unique characteristics and its potential to enhance the performance of electronic devices.The paper examines various graphene-based composite materials,including graphene/polymer,graphene/metal,and graphene/ceramic composites,highlighting their fabrication methods,functionalization strategies,and integration with other materials.Moreover,the paper explores the critical challenges related to scalability,interface compatibility,and integration with existing semiconductor processes.In addition,performance evaluation methodologies and reliability assessments are discussed in the context of electrical,thermal,and mechanical properties.Despite the promising potential of graphene-based composites,challenges such as cost-effective large-scale production,material dispersion,and interface engineering remain.The review concludes by offering insights into future directions for graphene-based materials in high-speed electronic devices,emphasizing the need for further research into scalable manufacturing techniques and functionalization strategies to overcome these challenges. 展开更多
关键词 Graphene-Based Composites high-speed Electronics Electrical Conductivity Thermal Conductivity Mechanical Properties interface Engineering Fabrication Techniques Reliability Scalability
在线阅读 下载PDF
1.5 GHz Serdes低抖动锁相环的设计 被引量:2
3
作者 刘姗姗 万培元 +2 位作者 李建军 靳佳伟 林平分 《中国科技论文》 CAS 北大核心 2015年第2期130-133,138,共5页
设计并实现了一种应用于1.5GHz Serdes高速接口系统的低抖动锁相环。出于应用考虑,设计的重点是降低抖动,根据锁相环的系统特点、噪声特性以及物理实现时的种种外部干扰因素的影响,分别提出了系统级设计、电路设计以及版图设计上的减小... 设计并实现了一种应用于1.5GHz Serdes高速接口系统的低抖动锁相环。出于应用考虑,设计的重点是降低抖动,根据锁相环的系统特点、噪声特性以及物理实现时的种种外部干扰因素的影响,分别提出了系统级设计、电路设计以及版图设计上的减小噪声、降低抖动的方法。电荷泵锁相环采用0.18μm 1P4M互补金属氧化物半导体(CMOS)混合信号工艺制造,芯片面积为700μm×320μm。仿真结果表明,电路中心频率为1.5GHz,锁定时间小于5μs,偏离中心频率1MHz处的相位噪声为-95.39dBc/Hz,RMS jitter为3.6ps,总功耗为6mW。 展开更多
关键词 电荷泵锁相环 高速接口系统 低抖动
在线阅读 下载PDF
Influence of interface crack on dynamic characteristics of CRTSⅢslab ballastless track on bridge 被引量:11
4
作者 YAN Bin CHENG Rui-qi +2 位作者 PANWen-bin XIE Hao-ran FU He-xin 《Journal of Central South University》 SCIE EI CAS CSCD 2022年第8期2665-2674,共10页
The damage of the self-compacting concrete in CRTSⅢslab ballastless track on bridge will lead to a partial void of the track slab,which will affect the comfort and safety of the train and the durability of the track ... The damage of the self-compacting concrete in CRTSⅢslab ballastless track on bridge will lead to a partial void of the track slab,which will affect the comfort and safety of the train and the durability of the track slab and bridge structure.In order to study the impact of the interface crack on the dynamic response of CRTSⅢballastless track system on bridge,based on the principle of multi-body dynamics theory and ANSYS+SIMPACK co-simulation,the spatial model of vehicle-track-bridge integration considering the longitudinal stiffness of supports,the track structure and interlayer contact characteristics were established.The dynamic characteristics of the system under different conditions of the width,length and position of the interface crack were analysed,and the limited values of the length and width of the cracks at the track slab edge were proposed.The results show that when the self-compacting concrete does not completely void along the transverse direction of the track slab,the crack has little effect on the dynamic characteristics of the vehicle-track-bridge system.However,when the self-compacting concrete is completely hollowed out along the transverse direction of the track slab,the dynamic amplitudes of the system increase.When the crack length is 1.6 m,the wheel load reduction rate reaches 0.769,which exceeds the limit value and threatens the safety of train operation.The vertical acceleration of the track slab increases by 250.1%,which affects the service life of the track system under the train speed of 200 km/h. 展开更多
关键词 high-speed railway railroad bridge ballastless track interface crack dynamic characteristics finite element
在线阅读 下载PDF
The Richtmyer–Meshkov instability of a 'V' shaped air/helium interface subjected to a weak shock 被引量:3
5
作者 Zhigang Zhai Xisheng Luo Ping Dong 《Theoretical & Applied Mechanics Letters》 CAS CSCD 2016年第5期226-229,共4页
The Richtmyer-Meshkov instability ofa ‘V' shaped air/helium gaseous interface subjected to a weak shock wave is experimentally studied. A soap film technique is adopted to create a ‘V' shaped interface with accura... The Richtmyer-Meshkov instability ofa ‘V' shaped air/helium gaseous interface subjected to a weak shock wave is experimentally studied. A soap film technique is adopted to create a ‘V' shaped interface with accurate initial conditions. Five kinds of ‘V' shaped interfaces with different vertex angles are formed to highlight the effects of initial conditions on the flow characteristics. The results show that a spike is generated after the shock impact, and grows constantly with time. As the vertex angle increases, vortices generated on the interface become less noticeable, and the spike develops less pronouncedly. The linear growth rate of interface width after compression phase is estimated by a linear model and a revised linear model, and the latter is proven to be more effective for the interface with high initial amplitudes. The linear growth rate of interface width is, for the first time in a heavy/light interface configuration, found to be a non-monotonous function of the initial perturbation amplitude-wavelength ratio. 展开更多
关键词 Richtmyer-Meshkov instability V shaped interface high-speed schlieren photography
在线阅读 下载PDF
基于Arria10的高速Serdes接口设计
6
作者 杜冰馨 吴海洲 《无线电通信技术》 2018年第1期99-102,共4页
随着航天测控技术的飞速发展,系统传输速率成为了限制系统整体性能的关键因素之一。Serdes接口以其传输速率高、抗干扰能力强、功耗低等优点,迅速成为高速传输接口发展的主流。针对串行链路速率及带宽不断提高的问题,提出了一种基于Arri... 随着航天测控技术的飞速发展,系统传输速率成为了限制系统整体性能的关键因素之一。Serdes接口以其传输速率高、抗干扰能力强、功耗低等优点,迅速成为高速传输接口发展的主流。针对串行链路速率及带宽不断提高的问题,提出了一种基于Arria10 FPGA芯片的高速Serdes接口模块的设计方案。通过板间的高速数据传输实验,使用Transceiver Toolkit验证了经过PMA参数优化后的单路10 Gbps的传输速率以及最高768 Gbps的总传输带宽,解决了高速传输系统对传输带宽要求高的问题,为系统实现高速数字开关矩阵的设计提供了技术支持。 展开更多
关键词 高速serdes接口 Arria10 TRANSCEIVER TOOLKIT PMA参数 数字开关矩阵
在线阅读 下载PDF
一种高速SerDes接收端自适应判决反馈均衡器设计 被引量:2
7
作者 张帆 朱莹莹 《现代导航》 2024年第5期340-345,共6页
针对高速通信中背板信道非理想特性引入的码间串扰问题,提出了一种增益自适应判决反馈均衡器(DFE)设计方法。该方法采用半速率结构,可在提高码间抗串扰的同时适应高速传输要求。通过引入自适应反馈环路实现最小均方算法(S-SLMS),并根据... 针对高速通信中背板信道非理想特性引入的码间串扰问题,提出了一种增益自适应判决反馈均衡器(DFE)设计方法。该方法采用半速率结构,可在提高码间抗串扰的同时适应高速传输要求。通过引入自适应反馈环路实现最小均方算法(S-SLMS),并根据码间串扰大小自动调整抽头系数以达到最佳均衡效果;采用动态比较器对数据进行采样,在完成正确采样的同时引入尽可能小的延迟。采用5.4 Gbps输入信号进行仿真,结果表明,该均衡器可对加扰的输入信号正确恢复数据,恢复出的眼图宽度为0.91UI,成功消除了2个后标分量,有效消除了码间串扰,DFE整体电路功耗仅17.8 mW。 展开更多
关键词 serdes 接收端均衡器 高速串行接口 模拟集成电路
在线阅读 下载PDF
Design of a Low-Power CMOS LVDS I/O Interface Circuit
8
作者 Jeong Beom Kim 《Journal of Energy and Power Engineering》 2015年第12期1101-1106,共6页
The paper presents the design and implementation of LVDS (low-voltage differential signaling) receiver circuit, fully compatible with LVDS standard. The proposed circuit is composed of the telescopic amplifier and t... The paper presents the design and implementation of LVDS (low-voltage differential signaling) receiver circuit, fully compatible with LVDS standard. The proposed circuit is composed of the telescopic amplifier and the comparator with internal hysteresis. The receiver supports 3.5 Gbps data rate with 7.4 mA current at 1.8 V supply according to post-layout circuit simulations. The circuit has the power consumption of 13.1 MW. Comparing with the conventional circuit, the circuit is achieved to reduce the power consumption by 19.1% and the data rate by 14.3 %. The validity and effectiveness of the proposed circuit are verified through the circuit simulation with Samsung 0.18 μm CMOS (complementary metal-oxide-semiconductor) standard technology under the 1.8 V supply voltage. 展开更多
关键词 Low-power circuit LVDS interface circuit CMOS high-speed circuit telescopic amplifier
在线阅读 下载PDF
基于高速SerDes接口芯片的ATE测试板设计
9
作者 王志立 王一伟 刘宏琨 《电子质量》 2023年第7期29-34,共6页
随着通信技术的飞速发展,高速串行互连以其结构简单、不需要传输同步时钟和相比并行传输具有更高数据传输效率等优点而成为了现代通信和数据传输的重要组成部分。随着对数据传输速率要求的不断提高,串化器/解串器(SerDes)接口应运而生... 随着通信技术的飞速发展,高速串行互连以其结构简单、不需要传输同步时钟和相比并行传输具有更高数据传输效率等优点而成为了现代通信和数据传输的重要组成部分。随着对数据传输速率要求的不断提高,串化器/解串器(SerDes)接口应运而生。作为高速串行通信的重要组成部分,对其芯片的研究和设计一直是一个热点。主要从基本原理和测试需求2个方面入手,研究分析了高速SerDes接口芯片的测试方案和ATE测试板设计方法。介绍了高速SerDes接口芯片的基本工作原理、回环功能测试和关键测试参数。并从叠层结构、走线规则和板材选取3个方向阐述了ATE测试板的设计方法。 展开更多
关键词 高速serdes接口芯片 回环功能测试 自动测试设备测试板 印制电路板板材
在线阅读 下载PDF
JESD204B接口协议中的8B10B编码器设计 被引量:8
10
作者 霍兴华 姚亚峰 +1 位作者 贾茜茜 刘建 《电子器件》 CAS 北大核心 2015年第5期1017-1021,共5页
基于JESD204B接口协议设计和实现了一种新型8B10B编码器。利用极性信息简化编码码表;利用3B4B与5B6B并行编码提升电路工作频率;利用人为加入一位均衡信息,减少逻辑处理层数。仿真结果表明,电路单元面积1 756 mm2、功耗1.13 m W及最大工... 基于JESD204B接口协议设计和实现了一种新型8B10B编码器。利用极性信息简化编码码表;利用3B4B与5B6B并行编码提升电路工作频率;利用人为加入一位均衡信息,减少逻辑处理层数。仿真结果表明,电路单元面积1 756 mm2、功耗1.13 m W及最大工作频率342 m Hz,相较于传统方法具有一定的改进且完全符合JESD204B协议规范。可应用于基于JESD204B接口协议的高速串行接口的设计中。 展开更多
关键词 JESD204B serdes接口 8B10B编码器 并行编码 查找表
在线阅读 下载PDF
机载高速电子存储器的研究和设计 被引量:5
11
作者 王洪迅 赵天云 +1 位作者 毕笃彦 王鼎 《计算机工程与应用》 CSCD 北大核心 2005年第21期133-135,175,共4页
随着航空电子技术的发展,大容量存储组件成为航空设备中必不可少的部分,固态存储器成为多种存储技术中的首选。本文将NAND闪存应用于航空存储组件的设计,对设计中的若干关键问题进行了探讨,通过采用高速串行通信技术,既可以提高存储组... 随着航空电子技术的发展,大容量存储组件成为航空设备中必不可少的部分,固态存储器成为多种存储技术中的首选。本文将NAND闪存应用于航空存储组件的设计,对设计中的若干关键问题进行了探讨,通过采用高速串行通信技术,既可以提高存储组件的接口速率,又可以简化系统设计。同时在方案讨论的基础上论述了一个高速闪存存储组件的实现。 展开更多
关键词 闪速存储 固态记录 串行解串器 LVDS 并行
在线阅读 下载PDF
JESD204B协议中发送端同步电路设计与实现 被引量:9
12
作者 欧阳靖 姚亚峰 +1 位作者 霍兴华 谭宇 《电子器件》 CAS 北大核心 2017年第1期118-124,共7页
作为JEDEC最新的AD/DA采样数据传输协议,JESD204B协议新增了对多通道串行传输的同步支持。为了确保多通道同步传输的准确性,发送端同步电路采用Verilog HDL设计并实现了协议规定的码群同步,初始通道对齐与的同步字节替换等功能。Modelsi... 作为JEDEC最新的AD/DA采样数据传输协议,JESD204B协议新增了对多通道串行传输的同步支持。为了确保多通道同步传输的准确性,发送端同步电路采用Verilog HDL设计并实现了协议规定的码群同步,初始通道对齐与的同步字节替换等功能。Modelsim仿真结果验证了发送端同步电路符合协议要求,Design Complier(0.18μm工艺库)综合结果表明电路在数据传输阶段的处理频率达到255.03 MHz,可应用于JESD204B高速串行接口电路设计中。 展开更多
关键词 电路设计 JESD204B同步电路 VERILOG HDL设计 serdes接口
在线阅读 下载PDF
JESD204B接口协议中的加扰电路设计 被引量:9
13
作者 霍兴华 姚亚峰 +1 位作者 贾茜茜 陈登 《电视技术》 北大核心 2014年第23期64-67,共4页
数据加扰有助于避免在高速串行传输中出现频谱杂散,对JESD204B协议规定的加扰电路进行了具体设计和实现。首先详细描述了协议要求,以8位并行加扰为例阐述了自同步加扰和解扰的电路原理,最后根据解扰器输出状态与初始状态值有关这一问题... 数据加扰有助于避免在高速串行传输中出现频谱杂散,对JESD204B协议规定的加扰电路进行了具体设计和实现。首先详细描述了协议要求,以8位并行加扰为例阐述了自同步加扰和解扰的电路原理,最后根据解扰器输出状态与初始状态值有关这一问题提出了改进的电路结构以及关键设计代码。仿真结果表明,该改进电路完全满足协议要求,可应用于JESD204B规范的高速串行接口电路设计。 展开更多
关键词 JESD204B serdes接口 自同步扰码与解扰 并行扰码与解扰
在线阅读 下载PDF
一种抗电离干扰的高速串行驱动器 被引量:2
14
作者 邹家轩 于宗光 +1 位作者 曹晓斌 袁霄 《半导体技术》 CAS 北大核心 2019年第8期600-605,共6页
针对工业界高速串行接口(SerDes)发射级的驱动器在电离干扰条件下受到单粒子效应(SEE)干扰导致传输出错的问题,分析了经典高速SerDes驱动器结构受SEE干扰的机理,提出了一种采用密勒补偿的互补电流源全差分驱动电路结构,能够显著抑制单... 针对工业界高速串行接口(SerDes)发射级的驱动器在电离干扰条件下受到单粒子效应(SEE)干扰导致传输出错的问题,分析了经典高速SerDes驱动器结构受SEE干扰的机理,提出了一种采用密勒补偿的互补电流源全差分驱动电路结构,能够显著抑制单粒子效应在驱动器敏感节点上引起的扰动,改善高速SerDes抗SEE干扰的能力。基于所提出的驱动器结构设计了一款3.125 Gbit/s的高速SerDes收发器,并在130 nm部分耗尽型(PD)绝缘体上硅(SOI)CMOS工艺下完成了流片。在SEE的干扰条件下的测试结果显示,该驱动器的单粒子瞬态能量阈值显著高于经典结构驱动器,达到21.9MeV·cm^2·mg^-1,可应用于星载计算机高速数据传输。 展开更多
关键词 抗电离辐射 单粒子效应(SEE) 高速串行接口(serdes) 驱动器 绝缘体上硅(SOI)
原文传递
多通道ADC的高速接口设计 被引量:6
15
作者 屈超 《无线电通信技术》 2013年第3期76-78,共3页
针对多通道高速采样器ADS6445的高速串行数据接口特点,提出了一种高速接口的实现方法。使用Xilinx Vertex5系列FPGA接收采样串行数据,利用FPGA的片同步技术通过在线时序调整实现了高速解串;对高速接口的组成及工作原理、片同步技术的特... 针对多通道高速采样器ADS6445的高速串行数据接口特点,提出了一种高速接口的实现方法。使用Xilinx Vertex5系列FPGA接收采样串行数据,利用FPGA的片同步技术通过在线时序调整实现了高速解串;对高速接口的组成及工作原理、片同步技术的特点、设计规则进行了简要介绍,描述了高速接口的时序调整过程;对高速接口的适应能力进行了分析,最后通过仿真及试验验证了接口工作的正确性。 展开更多
关键词 片同步 多通道ADC 高速接口 serdes FPGA
在线阅读 下载PDF
5 Gsps高速采样系统的设计与实现 被引量:4
16
作者 刘冀川 《无线电工程》 2014年第12期22-24,共3页
现代通信领域对数据采集系统中的采样速率、传输速度与存储速度以及存储容量等技术指标的要求越来越高。针对高采样速率的需求,采用高速采样芯片EV10AQ190,设计并实现了5 Gsps高速数据采集系统。该系统实现的技术难点主要是高速采样器与... 现代通信领域对数据采集系统中的采样速率、传输速度与存储速度以及存储容量等技术指标的要求越来越高。针对高采样速率的需求,采用高速采样芯片EV10AQ190,设计并实现了5 Gsps高速数据采集系统。该系统实现的技术难点主要是高速采样器与FPGA之间的高速数据的传输,针对这一难点,采取了延时调整、串并转换以及数据训练对齐等技术手段,使FPGA能够准确地接收采样数据,为后续的数据处理奠定了基础。对采集系统进行了测试,采样速率达到了5 Gsps。 展开更多
关键词 高速采样 高速接口 IODELAY serdes FPGA
在线阅读 下载PDF
面向100 Gbps网络应用的RISC-V CPU设计与实现 被引量:4
17
作者 李晓霖 韩萌 +7 位作者 郝凯 薛海韵 卢圣健 张昆明 祁楠 牛星茂 肖利民 郝沁汾 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2021年第6期956-962,共7页
RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,因此基于RISC-V架构的技术和产品发展迅速.然而,目前基于RISC-V架构的中高端64位CPU设计实例很少,也缺乏相应的商用IP,尤其是在面向高速网络应用方面.因此,首先改进... RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,因此基于RISC-V架构的技术和产品发展迅速.然而,目前基于RISC-V架构的中高端64位CPU设计实例很少,也缺乏相应的商用IP,尤其是在面向高速网络应用方面.因此,首先改进了开源的64位U500 RISC-V SoC,包括增加了总线宽度和集成二级缓存等;然后在CPU中实现了完整的100 Gbps以太网功能模块,包括介质访问控制子层、物理编码子层和串行器/解串器以及用于该功能模块的发送缓冲区和接收缓冲区;最后通过前端仿真、FPGA验证以及启动Linux操作系统,验证了所设计的64位RISC-V CPU以及100 Gbps以太网功能模块的正确性和有效性.所设计的RISC-V CPU和100 Gbps以太网功能模块可应用于智能网卡等数据中心应用场景. 展开更多
关键词 RISC-V 片上系统 100 Gbps以太网 介质访问控制子层 物理编码子层 串行器/解串器 智能网卡
在线阅读 下载PDF
采用自适应连续时间线性均衡器和判决反馈均衡器算法的一种16 Gbit/s并转串/串转并接口 被引量:3
18
作者 文溢 陈建军 +2 位作者 黄俊 姚啸虎 刘衡竹 《电子与信息学报》 EI CSCD 北大核心 2023年第11期3984-3990,共7页
该文在体硅CMOS工艺下设计了一种16 Gbit/s并转串/串转并接口(SerDes)芯片,该SerDes由4个通道(lanes)和2个锁相环(PLLs)组成。在接收器模拟前端(AFE)采用负阻抗结构连续时间线性均衡器(CTLE),得到22.9 dB高频增益,利用5-tap判决反馈均衡... 该文在体硅CMOS工艺下设计了一种16 Gbit/s并转串/串转并接口(SerDes)芯片,该SerDes由4个通道(lanes)和2个锁相环(PLLs)组成。在接收器模拟前端(AFE)采用负阻抗结构连续时间线性均衡器(CTLE),得到22.9 dB高频增益,利用5-tap判决反馈均衡器(DFE)进一步对信号码间干扰(ISI)做补偿,其中tap1做展开预计算处理,得到充足的时序约束条件。采用最小均方根(LMS)算法自适应控制CTLE和DFE的补偿系数来对抗工艺、电源和温度波动带来的影响。测试结果表明,芯片工作在16 Gbit/s时,总功耗为615 mW。发射器输出信号眼高为143 mV,眼宽43.8 ps(0.7UI),接收器抖动容忍指标在各频点均满足PCIe4.0协议要求,工作温度覆盖–55℃~125℃,电源电压覆盖0.9 V±10%,误码率小于1E-12。 展开更多
关键词 串转并/并转串接口 连续时间线性均衡器 判决反馈均衡器 最小均方根算法
在线阅读 下载PDF
多相机系统中高速串行图像数据复接方法
19
作者 董小静 危峻 +3 位作者 田犁 徐志鹏 王凯 周倩婷 《红外技术》 CSCD 北大核心 2011年第3期163-166,共4页
由于单台推扫式相机(或成像光谱仪)视场较窄,通常采用多个相机模块进行视场拼接。针对相机的图像数据具有分辨率高、数据量大特点,提出了一种基于CCSDS的高速复接的传输方法。高速复接电路采用FPGA产生各种控制信号,选用TI的SN65LV1023... 由于单台推扫式相机(或成像光谱仪)视场较窄,通常采用多个相机模块进行视场拼接。针对相机的图像数据具有分辨率高、数据量大特点,提出了一种基于CCSDS的高速复接的传输方法。高速复接电路采用FPGA产生各种控制信号,选用TI的SN65LV1023和SN65LV1224串化解串芯片,把模拟的相机数据转化为一对LVDS差分信号输出。在接收端,用ADLink公司的PCI7300采集卡采集数据进入电脑,用VC++编写软件恢复图像数据。实验结果表明,高速复接电路能够高效可靠的传输图像数据并恢复数据时钟。 展开更多
关键词 高速复接 串化解串 时钟恢复
在线阅读 下载PDF
Mechanical characteristic variation of ballastless track in highspeed railway:effect of train–track interaction and environment loads 被引量:8
20
作者 Shengyang Zhu Jun Luo +1 位作者 Mingze Wang Chengbiao Cai 《Railway Engineering Science》 2020年第4期408-423,共16页
Due to the fact that ballastless tracks in highspeed railways are not only subjected to repeated train–track dynamic interaction loads,but also suffer from complex environmental loads,the fundamental understanding of... Due to the fact that ballastless tracks in highspeed railways are not only subjected to repeated train–track dynamic interaction loads,but also suffer from complex environmental loads,the fundamental understanding of mechanical performance of ballastless tracks under sophisticated service conditions is an increasingly demanding and challenging issue in high-speed railway networks.This work aims to reveal the effect of train–track interaction and environment loads on the mechanical characteristic variation of ballastless tracks in high-speed railways,particularly focusing on the typical interface damage evolution between track layers.To this end,a finite element model of a double-block ballastless track involving the cohesive zone model for the track interface is first established to analyze the mechanical properties of the track interface under the loading–unloading processes of the negative temperature gradient load(TGL)followed by the same cycle of the positive TGL.Subsequently,the effect of wheel–rail longitudinal interactions on the nonlinear dynamic characteristics of the track interface is investigated by using a vehicle-slab track vertical-longitudinal coupled dynamics model.Finally,the influence of dynamic water pressure induced by vehicle dynamic load on the mechanical characteristics and damage evolution of the track interface is elucidated using a fluid–solid coupling method.Results show that the loading history of the positive and negative TGLs has a great impact on the nonlinear development and distribution of the track interface stress and damage;the interface damage could be induced by the wheel–rail longitudinal vibrations at a high vehicle running speed owing to the dynamic amplification effect caused by short wave irregularities;the vehicle dynamic load could produce considerable water pressure that presents nonlinear spatial–temporal characteristics at the track interface,which would lead to the interface failure under a certain condition due to the coupled dynamic effect of vehicle load and water pressure. 展开更多
关键词 Ballastless track high-speed railway Mechanical characteristic interface damage Train–track interaction Temperature gradient Dynamic water pressure Cohesive zone model
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部