期刊文献+
共找到10篇文章
< 1 >
每页显示 20 50 100
现代高性能处理器PowerPC620与Alpha21164的核心技术分析 被引量:2
1
作者 胡良校 方滨兴 +1 位作者 胡铭曾 陈耀强 《小型微型计算机系统》 EI CSCD 北大核心 1997年第6期38-45,共8页
PowerPC620和Alpha21164是当今世界上两种高性能的处理器,它们的实现体现了两种截然不同的高性能处理器设计思想,故从体系结构、指令流水线、指令调度规则、转移处理、存储系统等角度对他们作一详细分析。
关键词 超标量 微处理器 高性能处理器 结构
在线阅读 下载PDF
A perspective on digital signal processor based leadership performance accelerator for AI and HPC
2
作者 Yang GUO Yaohua WANG Sheng MA 《Frontiers of Computer Science》 2025年第7期147-149,共3页
1 Introduction The perpetual demand for computational power in scientific computing incessantly propels high-performance computing(HPC)systems toward Zettascale computation and even beyond[1,2].Concurrently,the ascens... 1 Introduction The perpetual demand for computational power in scientific computing incessantly propels high-performance computing(HPC)systems toward Zettascale computation and even beyond[1,2].Concurrently,the ascension of artificial intelligence(AI)has engendered a marked surge in computational requisites,doubling the required computation performance by every 3.4 months[3].The collective pursuit of ultra-high computational capability has positioned AI and scientific computing as the preeminent twin drivers of HPC. 展开更多
关键词 high performance computing digital signal processor scientific computing zettascale computation artificial intelligence artificial intelligence ai leadership performance accelerator computational power
原文传递
处理器容错技术研究与展望 被引量:36
3
作者 傅忠传 陈红松 +1 位作者 崔刚 杨孝宗 《计算机研究与发展》 EI CSCD 北大核心 2007年第1期154-160,共7页
随着生产工艺的进步和硅形体尺寸的缩小,计算机系统面临着前所未有的瞬态故障影响,可信计算已经成为桌面级和嵌入式系统设计和应用的热点,其中以处理器的可信设计为核心.首先,从容错技术角度对处理器提出了一种新颖的、比较全面的分类方... 随着生产工艺的进步和硅形体尺寸的缩小,计算机系统面临着前所未有的瞬态故障影响,可信计算已经成为桌面级和嵌入式系统设计和应用的热点,其中以处理器的可信设计为核心.首先,从容错技术角度对处理器提出了一种新颖的、比较全面的分类方法;在此基础上,以处理器容错技术发展趋势为线索,对目前流行的处理器结构、微结构的容错机制和容错技术以及不同层次上有代表性的最新研究成果做了介绍和分析;最后,对处理器容错技术研究新趋势及其发展方向提出了意见和建议. 展开更多
关键词 可信计算 处理器容错 高性能 低功耗 瞬态故障 容错行为
在线阅读 下载PDF
基于物理反标的处理器功耗建模与评估方法 被引量:4
4
作者 黄琨 张戈 +1 位作者 王君 曾洪博 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2007年第11期1471-1475,共5页
将基于综合的处理器作为主要研究对象,通过参数化RTL和物理反标的方法对处理器中的基本单元块提取出功耗值并组成功耗模型库;将处理器各模块映射为基本单元块的组合,利用性能模拟器统计出的模块翻转信息,从而对处理器的功耗做出快速准... 将基于综合的处理器作为主要研究对象,通过参数化RTL和物理反标的方法对处理器中的基本单元块提取出功耗值并组成功耗模型库;将处理器各模块映射为基本单元块的组合,利用性能模拟器统计出的模块翻转信息,从而对处理器的功耗做出快速准确的评价.实验结果表明,该方法可以做到与门级网表的真实功耗值误差不到10%,且速度开销很小. 展开更多
关键词 物理反标 功耗建模 功耗评估 高性能处理器
在线阅读 下载PDF
高性能计算中处理器功耗特征的评测与分析 被引量:1
5
作者 刘勇鹏 卢凯 +2 位作者 刘勇燕 武林平 陈娟 《计算机工程与科学》 CSCD 北大核心 2009年第11期102-105,共4页
高性能计算系统的系统结构和应用模式与单机系统或商用机群服务器系统都有很大的不同,掌握功耗特征是提高能效的前提。本文将支撑功耗管理的低功耗技术分为动态资源休眠和动态速率调节两类,并就处理器的这两类机制在高性能计算中的应用... 高性能计算系统的系统结构和应用模式与单机系统或商用机群服务器系统都有很大的不同,掌握功耗特征是提高能效的前提。本文将支撑功耗管理的低功耗技术分为动态资源休眠和动态速率调节两类,并就处理器的这两类机制在高性能计算中的应用进行评测,验证了功耗管理在高性能计算中的有效性,量化分析了处理器功耗特征,指出了当前管理方案的不足及改进设想,对进一步能耗优化有重要的指导意义。 展开更多
关键词 高性能计算 功耗管理 处理器 动态资源休眠 动态速率调节
在线阅读 下载PDF
8位高性能低功耗嵌入式MCU的设计 被引量:3
6
作者 陈瑞森 郭东辉 《高技术通讯》 CAS CSCD 北大核心 2006年第8期820-824,共5页
在分析了嵌入式MCU功耗分布和能耗机制的基础上,研究了降低MCU功耗的可能途径,确定了既可以最大限度降低功耗又能尽量保持系统性能的参数和设计方法,应用这些方法设计了一款高性能、低功耗的便携式的嵌入式MCU,并将其性能分析结果... 在分析了嵌入式MCU功耗分布和能耗机制的基础上,研究了降低MCU功耗的可能途径,确定了既可以最大限度降低功耗又能尽量保持系统性能的参数和设计方法,应用这些方法设计了一款高性能、低功耗的便携式的嵌入式MCU,并将其性能分析结果与其他MCU芯片进行了比较,结果表明,这种设计使功耗和性能之间取得了较好的平衡,有明显的优势。 展开更多
关键词 低功耗 高性能 嵌入式MCU
在线阅读 下载PDF
高性能计算机系统电源研究与实现
7
作者 姚信安 宋飞 胡世平 《计算机工程与科学》 CSCD 北大核心 2013年第2期32-37,共6页
针对某高性能计算机系统的供电要求,采用了12V母线直流分布式供电系统,详细介绍了计算机柜和计算主板的电源设计方案,并对计算主板上的处理器电源进行了详细分析;重点介绍了回路增益、补偿网络、输出滤波器的参数设计方法。应用结果表明... 针对某高性能计算机系统的供电要求,采用了12V母线直流分布式供电系统,详细介绍了计算机柜和计算主板的电源设计方案,并对计算主板上的处理器电源进行了详细分析;重点介绍了回路增益、补偿网络、输出滤波器的参数设计方法。应用结果表明,该电源完全满足高性能计算机系统的供电要求。 展开更多
关键词 高性能计算机 分布式供电系统 主板 处理器 电源
在线阅读 下载PDF
基于65nm工艺的高性能低功耗处理器设计
8
作者 权衡 肖瑞瑾 +3 位作者 欧鹏 尤凯迪 黄贝 虞志益 《计算机工程》 CAS CSCD 2012年第19期250-253,共4页
研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点。在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数。在电路设计层面,利用动态门控时钟技术对乘除... 研究并设计一款RISC处理器,从架构设计、电路设计、芯片后端设计多个层次保证其高性能、低功耗的特点。在架构设计层面,通过扩展寄存器堆来提升数据交互的局部性并降低对存储器的访问次数。在电路设计层面,利用动态门控时钟技术对乘除法模块和寄存器堆进行高效的时钟控制。在芯片后端设计层面,分析并比较TSMC 65 nm中GP和LP 2种工艺库,采用多阈值设计流程进一步提高处理器的速度并降低功耗。测试结果表明,与其他平台下的性能结果相比,该处理器可以将RS前向纠错解码算法的吞吐率提高4倍~70倍。 展开更多
关键词 高性能低功耗处理器 扩展寄存器 门控时钟 65nm工艺 多阈值
在线阅读 下载PDF
基于电热耦合效应的高性能处理器单元降温降耗算法
9
作者 张昌明 骆祖莹 +2 位作者 吴文川 邢霄雄 郑献 《微电子学与计算机》 CSCD 北大核心 2010年第5期162-166,共5页
基于已有的TALK算法,提出了基于电热耦合效应的空闲时间均匀分配(TCED)算法.实验表明:TCED算法十分简便,合理地利用空闲时间来降温,解决了TALK算法在较低负载和极高负载情况下的不足.因此TCED算法适用于高性能处理器单元各种工作负载的... 基于已有的TALK算法,提出了基于电热耦合效应的空闲时间均匀分配(TCED)算法.实验表明:TCED算法十分简便,合理地利用空闲时间来降温,解决了TALK算法在较低负载和极高负载情况下的不足.因此TCED算法适用于高性能处理器单元各种工作负载的降温降耗. 展开更多
关键词 高性能处理器 静态功耗 电热耦合效应 功耗优化算法
在线阅读 下载PDF
高性能众核处理器芯片时钟网络设计 被引量:3
10
作者 马永飞 高成振 +1 位作者 黄金明 李研 《计算机工程》 CAS CSCD 北大核心 2022年第8期25-29,36,共6页
随着芯片工艺演进与设计规模增加,高性能众核处理器芯片时钟网络设计面临时序和功耗的全方位挑战。为降低芯片时钟网络功耗并缓解时钟网络分布受片上偏差影响导致的时钟偏斜,在H-Tree+MESH混合时钟网络结构的基础上,结合新一代众核处理... 随着芯片工艺演进与设计规模增加,高性能众核处理器芯片时钟网络设计面临时序和功耗的全方位挑战。为降低芯片时钟网络功耗并缓解时钟网络分布受片上偏差影响导致的时钟偏斜,在H-Tree+MESH混合时钟网络结构的基础上,结合新一代众核处理器芯片面积大及核心时钟网络分布广的特点,基于标准多源时钟树设计策略构建多源时钟树综合(MRCTS)结构,通过全局H-Tree时钟树保证芯片不同区域间时钟偏斜的稳定可控,利用局部时钟树综合进行关键路径的时序优化以实现时序收敛。实验结果表明,MRCTS能在保证时钟延时、时钟偏斜等性能参数可控的基础上,有效降低时钟网络的负载和功耗,大幅压缩综合子模块的布线资源,加速关键路径的时序收敛,并且在相同电源电压和时钟频率的实测条件下,可获得约22.15%的时钟网络功耗优化。 展开更多
关键词 高性能众核处理器芯片 时钟网络 时钟功耗 时钟偏斜 多源时钟树综合
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部