期刊文献+
共找到37篇文章
< 1 2 >
每页显示 20 50 100
RF-SOI技术应对RF技术革新 被引量:4
1
作者 刘燚 《集成电路应用》 2017年第11期35-37,共3页
2017国际RF-SOI论坛在上海召开。这次举办的2017国际RF-SOI论坛,是由上海新敖科技和国际SOI产业联盟共同主办,延续了2016年"物联网与5G"的主题,邀请了来自国内外的多位专家介绍国际最先进的RF-SOI技术和市场动态及趋势,推动国... 2017国际RF-SOI论坛在上海召开。这次举办的2017国际RF-SOI论坛,是由上海新敖科技和国际SOI产业联盟共同主办,延续了2016年"物联网与5G"的主题,邀请了来自国内外的多位专家介绍国际最先进的RF-SOI技术和市场动态及趋势,推动国内RF-SOI产业链的健康发展。本次论坛的主题是讨论在产业链各个环节建立SOI生态系统。 展开更多
关键词 集成电路制造 rf-soi 产业生态系统
在线阅读 下载PDF
MOS Model 20 Based RF-SOI LDMOS Large-Signal Modeling
2
作者 王皇 孙玲玲 +1 位作者 余志平 刘军 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第10期1922-1927,共6页
A novel large-signal equivalent circuit model of RF-SOI LDMOS based on Philips MOS Model 20 (MM20) is presented. The weak avalanche effect and the power dissipation caused by self-heating are described. The RF paras... A novel large-signal equivalent circuit model of RF-SOI LDMOS based on Philips MOS Model 20 (MM20) is presented. The weak avalanche effect and the power dissipation caused by self-heating are described. The RF parasitic elements are extracted directly from measured S-parameters with analytical methods. Their final values can be obtained quickly and accurately through the necessary optimization. The model is validated in DC,AC small-signal,and large-signal analyses for an RF-SOI LDMOS of 20-fingers (channel mask length, L = 1μm,finger width, W = 50μm) gate with high resistivity substrate and body-contact. Excellent agreement is achieved between simulated and measured results for DC, S- parameters (10MHz-0.01GHz), and power characteristics, which shows our model is accurate and reliable. MM20 is improved for RF-SOI LDMOS large-signal applications. This model has been implemented in Verilog-A using the ADS circuit simulator (hpeesofsim). 展开更多
关键词 rf-soi LDMOS large-signal model MOS Model 20 harmonic power VERILOG-A
原文传递
RF-S01建模:一种精确的体接触RF-LDMOSFET大信号模型
3
作者 刘军 孙玲玲 +3 位作者 李文钧 钟文华 吴颜明 何佳 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第11期1786-1793,共8页
提出一种精确的体接触RF-SOI(radio frequency silicon-on-insulator)LDMOSFET(lateral double diffusedMOSFET)大信号等效电路模型.模型漏电流及偏置相关电容模型方程连续、任意阶次可导.发展出一种新的可满足电荷守恒栅源、栅漏电容模... 提出一种精确的体接触RF-SOI(radio frequency silicon-on-insulator)LDMOSFET(lateral double diffusedMOSFET)大信号等效电路模型.模型漏电流及偏置相关电容模型方程连续、任意阶次可导.发展出一种新的可满足电荷守恒栅源、栅漏电容模型.对漂移区电阻以及LDD(lightly doped drain)区下侧寄生效应偏置相关特性进行了考虑.对自热效应引起的热功率耗散以及跨导/漏导频率分布效应也作了考虑.模型最终应用到一20栅指(每指尺寸为长L=1μm,宽W=50μm)体接触高阻SOI RF-LDMOSFET建模中.测量和仿真所得I-V,S参数,谐波功率特性对比结果验证了模型具有良好的精度. 展开更多
关键词 rf-soi LDMOSFET 体接触 大信号模型 可导 谐波功率
在线阅读 下载PDF
低插入损耗高隔离度SOI射频开关电路的研究 被引量:7
4
作者 田亮 陈磊 +2 位作者 周进 黄爱波 赖宗声 《微电子学》 CAS CSCD 北大核心 2009年第5期653-656,共4页
基于0.18μm RF SOI CMOS工艺,提出了一种可广泛应用于无线通信系统中的低插入损耗高隔离度SOI射频开关电路。该电路利用SOI器件的特殊结构(隐埋氧化层BOX,高阻衬底)和特殊SOI器件(FB,BC,BT等),使电路采用的器件较之体硅CMOS器件具有更... 基于0.18μm RF SOI CMOS工艺,提出了一种可广泛应用于无线通信系统中的低插入损耗高隔离度SOI射频开关电路。该电路利用SOI器件的特殊结构(隐埋氧化层BOX,高阻衬底)和特殊SOI器件(FB,BC,BT等),使电路采用的器件较之体硅CMOS器件具有更优的隔离性能,实现了降低插入损耗和增加隔离度的目的。该电路经过模拟仿真,在频率为2.4GHz时,插入损耗和隔离度分别为-1dB和40dB。 展开更多
关键词 SOI 射频开关 CMOS 低插入损耗 高隔离度
在线阅读 下载PDF
基于CMOS SOI工艺的射频开关设计 被引量:9
5
作者 蒋东铭 陈新宇 +1 位作者 许正荣 张有涛 《固体电子学研究与进展》 CAS CSCD 北大核心 2014年第2期142-145,162,共5页
采用0.18μm CMOS SOI工艺技术研制加工的单刀双掷射频开关,集成了开关电路、驱动器和静电保护电路。在DC^6GHz频带内,测得插入损耗0.7dB@2GHz、1dB@4GHz、1.5dB@6GHz,隔离度37dB@2GHz、31dB@4GHz、27dB@6GHz,在5GHz以内端口输入输出驻... 采用0.18μm CMOS SOI工艺技术研制加工的单刀双掷射频开关,集成了开关电路、驱动器和静电保护电路。在DC^6GHz频带内,测得插入损耗0.7dB@2GHz、1dB@4GHz、1.5dB@6GHz,隔离度37dB@2GHz、31dB@4GHz、27dB@6GHz,在5GHz以内端口输入输出驻波比≤1.5:1,输入功率1dB压缩点达到33dBm,IP3达到42dBm。可应用于移动通信系统。 展开更多
关键词 互补金属氧化物半导体 绝缘衬底上硅 射频开关 驱动器 集成
在线阅读 下载PDF
低盐固态发酵酱油中挥发性风味物质的分析 被引量:34
6
作者 张艳芳 陶文沂 《精细化工》 EI CAS CSCD 北大核心 2008年第3期260-263,共4页
为促进低盐固态发酵酱油产品风味的提高与改善,运用固相微萃取-气质联用技术对低盐固态发酵酱油的挥发性风味成分进行了分析,共鉴定了55种挥发性风味成分,总相对质量分数为96.60%,其中醇类化合物为54.86%;苯酚类化合物为4.05%;酯类化合... 为促进低盐固态发酵酱油产品风味的提高与改善,运用固相微萃取-气质联用技术对低盐固态发酵酱油的挥发性风味成分进行了分析,共鉴定了55种挥发性风味成分,总相对质量分数为96.60%,其中醇类化合物为54.86%;苯酚类化合物为4.05%;酯类化合物为2.78%;醛类化合物为7.82%;酮类化合物为1.25%;酸类化合物为9.90%;胺类化合物为1.67%;杂环类化合物为4.02%;烃类化合物为10.25%。低盐固态发酵酱油的主体挥发性风味成分为醇酚类、酸类、醛酮、杂环化合物,这为提高和改进低盐固态发酵酱油的风味提供了依据。酱油风味的形成是多种化合物共同作用的复杂反应。 展开更多
关键词 低盐固态发酵酱油 挥发性成分 气相色谱-质谱联用 固相微萃取
在线阅读 下载PDF
SOI在射频电路中的应用 被引量:2
7
作者 骆苏华 刘卫丽 +5 位作者 张苗 狄增峰 王石冶 宋志棠 孙晓玮 林成鲁 《微电子学》 CAS CSCD 北大核心 2005年第1期67-70,共4页
随着射频电路(RF)工作频率和集成度的提高,衬底材料对电路性能的影响越来越大。 SOI(Silicon-on-Insulator)结构以其良好的电学性能,为系统设计提供了灵活性。与CMOS工艺的 兼容使它能将数字电路与模拟电路混合,在射频电路应用方面显示... 随着射频电路(RF)工作频率和集成度的提高,衬底材料对电路性能的影响越来越大。 SOI(Silicon-on-Insulator)结构以其良好的电学性能,为系统设计提供了灵活性。与CMOS工艺的 兼容使它能将数字电路与模拟电路混合,在射频电路应用方面显示巨大优势。文章分析了RF电路 发展中遇到的挑战和SOI在RF电路中的应用优势,综述了SOI RF电路的最新进展。 展开更多
关键词 射频集成电路 高阻SOI FD-SOI CMOS SIMOX
在线阅读 下载PDF
RF领域的SOI器件及低噪声放大器电路研究 被引量:1
8
作者 海潮和 靳伟 《功能材料与器件学报》 CAS CSCD 2000年第3期150-153,共4页
从两种不同结构形式的部分耗尽器件性能研究入手,以0.6μmNMOS工艺为基础,设计并研制了在芯片内部具有高Q值的平面电感的SOI低噪声放大器电路。电路在1.5V电压下,中心频率1.8GHz时峰值增益为24dB,浮体SOI器件结构的LNA电路比体接触... 从两种不同结构形式的部分耗尽器件性能研究入手,以0.6μmNMOS工艺为基础,设计并研制了在芯片内部具有高Q值的平面电感的SOI低噪声放大器电路。电路在1.5V电压下,中心频率1.8GHz时峰值增益为24dB,浮体SOI器件结构的LNA电路比体接触结构的LNA电路有更高的增益和较低的噪声。 展开更多
关键词 RF LNA电路 SVI器件 低噪声放大器
在线阅读 下载PDF
SOI和pHEMT双刀五掷开关对比设计与实现 被引量:1
9
作者 张志浩 黄亮 +1 位作者 余凯 章国豪 《固体电子学研究与进展》 CAS CSCD 北大核心 2015年第3期246-252,共7页
采用0.32μm CMOS-SOI工艺和D-mode 0.5μm GaAs pHEMT工艺设计了同一款双刀五掷射频开关,CMOS-SOI开关的设计应用了负压偏置电路和堆叠管子技术实现,GaAs pHEMT版本采用直流电压悬浮技术和三栅管与前馈电容技术实现。在0.9 GHz和1.9 GH... 采用0.32μm CMOS-SOI工艺和D-mode 0.5μm GaAs pHEMT工艺设计了同一款双刀五掷射频开关,CMOS-SOI开关的设计应用了负压偏置电路和堆叠管子技术实现,GaAs pHEMT版本采用直流电压悬浮技术和三栅管与前馈电容技术实现。在0.9 GHz和1.9 GHz时,SOI和pHEMT开关的插入损耗分别为0.41dB/0.65dB和0.27dB/0.52dB,隔离度分别为26.9dB/25.7dB和24.1dB/31.3dB。两个版本在输入功率为28dBm且频率为1.9GHz时,二次、三次谐波均小于-49dBm。 展开更多
关键词 双刀五掷射频开关 绝缘硅 高电子迁移率晶体管 插入损耗 隔离度 功率处理能力
在线阅读 下载PDF
高性能图形化SOI功率器件的研制 被引量:2
10
作者 程新红 宋朝瑞 +1 位作者 杨文伟 俞跃辉 《功能材料与器件学报》 EI CAS CSCD 北大核心 2005年第3期333-337,共5页
利用掩膜注氧隔离技术(Masked SIMOX)制备图形化SOI衬底,采用与常规1μm SOI CMOS工艺兼容的工艺流程,制备了图形化SOI LDMOS功率器件。器件的输出特性曲线中未呈现翘曲效应、开态击穿电压高于6V、关态击穿电压达到13V、泄漏电流的量级... 利用掩膜注氧隔离技术(Masked SIMOX)制备图形化SOI衬底,采用与常规1μm SOI CMOS工艺兼容的工艺流程,制备了图形化SOI LDMOS功率器件。器件的输出特性曲线中未呈现翘曲效应、开态击穿电压高于6V、关态击穿电压达到13V、泄漏电流的量级为10-8A;截止频率为8GHz;当漏工作电压3.6V,频率为1GHz时,小信号电压增益为6dB。直流和射频电学性能表明,图形化SOI LDMOS结构作为射频功率器件具有较好的开发前景。 展开更多
关键词 图形化SOI技术 LDMOS 射频功率器件 增益
在线阅读 下载PDF
SOI横向栅控双极晶体管特性研究 被引量:1
11
作者 顾爱军 孙锋 洪根深 《微电子学》 CAS CSCD 北大核心 2007年第6期819-821,共3页
横向SOI双极技术具有工艺简单、寄生电容小等优势,被认为是射频领域最有希望的技术之一。为了得到可用于射频领域的SOI横向栅控双极晶体管特性,采用一种SOI横向栅控双极晶体管器件结构,研究范围包括工艺实现过程和器件性能特性。实验表... 横向SOI双极技术具有工艺简单、寄生电容小等优势,被认为是射频领域最有希望的技术之一。为了得到可用于射频领域的SOI横向栅控双极晶体管特性,采用一种SOI横向栅控双极晶体管器件结构,研究范围包括工艺实现过程和器件性能特性。实验表明,该器件工艺与平面CMOS工艺完全兼容,通过对栅端电压的控制,可以实现hFE在一个较大的范围内自由调节,具有更大的使用灵活性。 展开更多
关键词 SOI 横向双极晶体管 射频
在线阅读 下载PDF
一种新的SOI射频集成电路结构与工艺
12
作者 杨荣 李俊峰 +1 位作者 钱鹤 韩郑生 《微电子学》 CAS CSCD 北大核心 2004年第5期569-571,共3页
 立足于与常规CMOS兼容的SOI工艺,提出了电子束/I线混合光刻制造SOI射频集成电路的集成结构和工艺方案。该方案只使用9块掩模版即完成了LDMOS、NMOS、电感、电容和电阻等元件的集成。经过对LDMOS、NMOS的工艺、器件的数值模拟和体硅衬...  立足于与常规CMOS兼容的SOI工艺,提出了电子束/I线混合光刻制造SOI射频集成电路的集成结构和工艺方案。该方案只使用9块掩模版即完成了LDMOS、NMOS、电感、电容和电阻等元件的集成。经过对LDMOS、NMOS的工艺、器件的数值模拟和体硅衬底电感的初步实验,获得了良好的有源和无源器件特性,证明这一简洁的集成工艺方案是可行的。 展开更多
关键词 SOI工艺 射频集成电路 LDMOS NMOS 掩模版 光刻 硅衬底 集成工艺 CMOS 有源
在线阅读 下载PDF
一种简化衬底模型的SOI MOS变容管模型
13
作者 李文钧 陈小川 刘军 《电子器件》 CAS 北大核心 2016年第6期1297-1301,共5页
提出一种适用于反型层RF SOI MOS变容管行为表征模型。在BSIMSOI的基础上,模型采用简化的衬底模型和外围射频寄生模型来表征变容管的射频寄生效应,同时采用T、π互转的方式提出参数提取算法。模型最终应用到华虹宏力SOI工艺提供的不同栅... 提出一种适用于反型层RF SOI MOS变容管行为表征模型。在BSIMSOI的基础上,模型采用简化的衬底模型和外围射频寄生模型来表征变容管的射频寄生效应,同时采用T、π互转的方式提出参数提取算法。模型最终应用到华虹宏力SOI工艺提供的不同栅指,每栅指长度为1.6μm、宽度为5μm的MOS变容管器件,并且在15 GHz以下,模型与测量数据的CV、QV以及S参数有较好的拟合。在高频情况下,模型既保证了精度又解决了参数提取困难等问题。 展开更多
关键词 SOI MOS变容管 简化衬底模型 数据拟合 参数提取算法
在线阅读 下载PDF
SOICMOS模拟集成电路发展概述 被引量:1
14
作者 刘忠立 《微电子学》 CAS CSCD 北大核心 2004年第4期384-389,共6页
 从SOICMOS模拟集成电路(IC)中存在的关键问题——浮体效应——及其影响出发,介绍了在解决浮体效应以后,已实现的有代表性的模拟集成电路的发展状况。特别指出了SOICMOS在实现RF电路及SOC芯片中的优点。
关键词 SOI CMOS 模拟集成电路 浮体效应 SOC
在线阅读 下载PDF
辐照对PDSOI RF MOS体接触结构器件性能的影响
15
作者 刘梦新 刘刚 韩郑生 《半导体技术》 CAS CSCD 北大核心 2010年第9期863-867,共5页
基于抗辐照加固0.35μmPDSOI CMOS工艺制作了RF NMOS器件,研究了电离总剂量辐照对不同体接触结构、栅结构器件性能的影响。在其静态工作模式下,分别考虑了辐照对器件转移特性、泄漏电流、跨导及输出特性的影响;在其交流工作模式下,分别... 基于抗辐照加固0.35μmPDSOI CMOS工艺制作了RF NMOS器件,研究了电离总剂量辐照对不同体接触结构、栅结构器件性能的影响。在其静态工作模式下,分别考虑了辐照对器件转移特性、泄漏电流、跨导及输出特性的影响;在其交流工作模式下,分别考虑了辐照对其交流小信号电流增益、最大有效/稳定增益、截止频率和最高震荡频率的影响。试验结果表明,与同类非加固工艺器件相比,此种PDSOI RF NMOS抗辐照性能更好,其中以LBBC和LTS型体接触器件受电离总剂量辐照影响最小,并且可获得截止频率22.39 GHz和最高振荡频率29.19 GHz。 展开更多
关键词 部分耗尽 绝缘体上硅 电离总剂量辐照 射频 增益
原文传递
全耗尽绝缘硅FD-SOI工艺技术的特点分析
16
作者 孔文 《集成电路应用》 2017年第11期38-41,共4页
在先进的IC制造工艺方面,由Intel主导的Fin FET一直大行其道。而最近这几年,SOI,包括FD-SOI和RF-SOI越来越受到人们的关注,特别是随着物联网和5G时代的到来,其技术优势和应用前景也越发地被看好。在应用层面,总的来说,Fin FET的目标市... 在先进的IC制造工艺方面,由Intel主导的Fin FET一直大行其道。而最近这几年,SOI,包括FD-SOI和RF-SOI越来越受到人们的关注,特别是随着物联网和5G时代的到来,其技术优势和应用前景也越发地被看好。在应用层面,总的来说,Fin FET的目标市场是中高端的高性能集成电路,而FD-SOI则是面向中端的、要求低功耗和高性价比的应用。 展开更多
关键词 集成电路制造 全耗尽绝缘硅 rf-soi
在线阅读 下载PDF
一种100MHz~12GHz高功率SPDT射频开关 被引量:1
17
作者 袁波 吴秀龙 +2 位作者 谢卓恒 赵强 秦谋 《微电子学》 CAS 北大核心 2023年第3期385-389,共5页
基于0.13μm CMOS SOI工艺,设计并实现了一种100 MHz~12 GHz高功率SPDT射频开关。该射频开关为吸收式射频开关,开关支路为串并联的拓扑结构。采用负压偏置设计,减小了插入损耗,提高了隔离度。采用多级开关管堆叠设计,提高了开关的输入1... 基于0.13μm CMOS SOI工艺,设计并实现了一种100 MHz~12 GHz高功率SPDT射频开关。该射频开关为吸收式射频开关,开关支路为串并联的拓扑结构。采用负压偏置设计,减小了插入损耗,提高了隔离度。采用多级开关管堆叠设计,提高了开关的输入1 dB压缩点。测试结果表明,在100 MHz~12 GHz频率范围内,该射频开关插入损耗小于1.5 dB,隔离度大于31 dB,输入1 dB压缩点大于40 dBm。芯片尺寸为1.1 mm×1.1 mm。 展开更多
关键词 高功率 高隔离度 射频开关 SOI
原文传递
一种低插入损耗高隔离度射频开关的设计 被引量:2
18
作者 谷江 吴兰 +1 位作者 高博 张晓朋 《半导体技术》 CAS 北大核心 2020年第7期505-511,共7页
基于180 nm绝缘体上硅(SOI)CMOS工艺,设计并制作了一款50Ω吸收式单刀双掷射频开关。开关电路由两个对称的射频传输通道组成,在500 kHz^8 GHz频率内具备优异的隔离度及插入损耗性能。采用两级开关结构用于提高隔离度,并通过将电源管理... 基于180 nm绝缘体上硅(SOI)CMOS工艺,设计并制作了一款50Ω吸收式单刀双掷射频开关。开关电路由两个对称的射频传输通道组成,在500 kHz^8 GHz频率内具备优异的隔离度及插入损耗性能。采用两级开关结构用于提高隔离度,并通过将电源管理电路的晶体管偏置在亚阈值区域以达到超低的功耗。测试结果表明,在6 GHz频点的插入损耗为0.55 dB,隔离度为53 dB,反射系数为-15 dB,0.1 dB压缩点的输入功率为33 dBm,而功耗不足300μW。该RF开关电路非常适用于4G/5G无线基础设施、卫星通信终端设备以及其他高性能射频应用系统。 展开更多
关键词 射频开关 绝缘体上硅(SOI) 隔离度 插入损耗 低功耗
原文传递
一种新型的SOI MOSFET衬底模型提取方法
19
作者 周文勇 刘军 汪洁 《电子器件》 CAS 北大核心 2016年第6期1302-1308,共7页
衬底寄生网络建模和参数提取,对RF SOI MOSFET器件输出特性的模拟有着非常重要的影响。考虑BOX层引入的体区和Si衬底隔离,将源、体和衬底短接接地,测试栅、漏二端口S参数的传统测试结构,无法准确区分衬底网络影响。提出一种改进的测试结... 衬底寄生网络建模和参数提取,对RF SOI MOSFET器件输出特性的模拟有着非常重要的影响。考虑BOX层引入的体区和Si衬底隔离,将源、体和衬底短接接地,测试栅、漏二端口S参数的传统测试结构,无法准确区分衬底网络影响。提出一种改进的测试结构,通过把SOI MOSFET的漏和源短接为信号输出端、栅为信号输入端,测试栅、漏/源短接二端口S参数的方法,把衬底寄生在二端口S参数中直接体现出来,并开发出一种解析提取衬底网络模型参数的方法,支持SOI MOSFET衬底网络模型的精确建立。采用该方法对一组不同栅指数目的SOI MOSFET进行建模,测量和模型仿真所得S参数在20 GHz频段范围内得到很好吻合。 展开更多
关键词 RF SOI MOSFET 衬底模型 测试结构 参数提取
在线阅读 下载PDF
一种用于5G移动通信基站的大功率射频开关 被引量:1
20
作者 谷江 丁理想 +2 位作者 高博 张晓朋 李沛鸣 《半导体技术》 CAS 北大核心 2020年第2期128-132,162,共6页
基于180 nm绝缘体上硅(SOI)CMOS工艺,设计了一款大功率、低插入损耗的单刀双掷(SPDT)反射式射频开关。提出了一种体区自适应偏置技术,无需偏置电阻对开关管体区进行偏置。采用并联电容补偿技术优化最大输入功率,在长期演进(LTE)9 dB峰均... 基于180 nm绝缘体上硅(SOI)CMOS工艺,设计了一款大功率、低插入损耗的单刀双掷(SPDT)反射式射频开关。提出了一种体区自适应偏置技术,无需偏置电阻对开关管体区进行偏置。采用并联电容补偿技术优化最大输入功率,在长期演进(LTE)9 dB峰均比(PAR)信号输入下,发射通道平均承受功率可达20 W。在3.5 GHz芯片发射通道的插入损耗为0.49 dB,0.1 dB压缩点的输出功率为47 dBm,隔离度为38 dB。在3.5 GHz芯片接收通道的插入损耗为0.43 dB,0.1 dB压缩点的输出功率为31 dBm,隔离度为38 dB。该射频开关芯片适用于5G移动通信LTE基站。 展开更多
关键词 射频开关 绝缘体上硅(SOI) 5G移动通信 基站 体区自适应偏置
原文传递
上一页 1 2 下一页 到第
使用帮助 返回顶部