期刊文献+
共找到412篇文章
< 1 2 21 >
每页显示 20 50 100
PCIe交换芯片的中断模块设计与验证
1
作者 裴晓芳 柏雪 +2 位作者 程志毅 邸倩 顾展弘 《中国集成电路》 2025年第9期33-39,共7页
PCIe交换芯片是一种应用于PCIe设备互连的高性能交换设备,为使PCIe交换芯片外部及内部紧急事务得到处理,提高芯片的利用效率,研究设计了一种PCIe交换芯片中断处理模块,以满足芯片在不同工作模式下,多中断源的中断上报。在以往仅支持单... PCIe交换芯片是一种应用于PCIe设备互连的高性能交换设备,为使PCIe交换芯片外部及内部紧急事务得到处理,提高芯片的利用效率,研究设计了一种PCIe交换芯片中断处理模块,以满足芯片在不同工作模式下,多中断源的中断上报。在以往仅支持单一方式上报中断的基础上进行改进,实现INTx、MSI两种机制的中断上报,并通过优先级仲裁的方式进行中断管理,实现更为高效、灵活、可靠的中断处理,增强了芯片的响应速度和实时性能。为验证模块的正确性,采用UVM验证方法学构建了中断处理模块验证平台,验证结果表明中断处理模块设计的正确性,记分板中的数据匹配性为100%,覆盖率达到了100%。 展开更多
关键词 pcie pcie交换芯片 中断处理 UVM
在线阅读 下载PDF
一种高性能PCIe接口设计与实现
2
作者 张梅娟 辛昆鹏 周迁 《现代电子技术》 北大核心 2025年第8期70-74,共5页
多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计... 多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计PCIe DMA与处理器Cache一致性功能,能解决DMA传输完成后软件Cache同步耗时严重的问题,使速率提升3.8倍,达到1 450 MB/s。在硬件设计上DMA支持链表模式,通过描述符链表将分散的内存集聚起来,一次DMA启动可完成多个非连续地址内存的数据传输,并优化与改进软件驱动中分散集聚DMA实现方式,充分利用硬件Cache一致性功能,进一步提升10%的传输速率,最终达到PCIe 2.0×4理论带宽的80%。此外,该PCIe接口采用多通道DMA的设计,最大支持8路独立DMA读写通道,可应用于多核多任务并行传输数据的应用场景,更进一步提升整体数据传输带宽。经验证,该PCIe接口具有良好的稳定性和高效性,最大可支持8通道数据并行传输,且单通道传输速率可达到理论速率的80%。 展开更多
关键词 pcie接口 DMA控制器 高速数据传输 CACHE一致性 多通道设计 分散集聚 链表模式
在线阅读 下载PDF
基于VirtIO和Qemu的PCIE卡虚拟化
3
作者 解永亮 彭琦 付国楷 《数字技术与应用》 2025年第3期52-55,共4页
为了满足普通PCIE卡在虚拟化环境中多客户机同时访问的功能需求,通过对Linux中基于内核的虚拟机子系统、半虚拟化子系统及快速模拟器的研究,本文提出了一种在Linux系统中具备良好兼容性、灵活性和通用性的普通PCIE卡模拟机制,并详细描... 为了满足普通PCIE卡在虚拟化环境中多客户机同时访问的功能需求,通过对Linux中基于内核的虚拟机子系统、半虚拟化子系统及快速模拟器的研究,本文提出了一种在Linux系统中具备良好兼容性、灵活性和通用性的普通PCIE卡模拟机制,并详细描述了其工作原理、软件模块组成、实现要点和技术优势,最后在实际环境中对该方案进行了测试,并对其应用和部署方式提出了一些建议。 展开更多
关键词 快速模拟器 QEMU VirtIO LINUX系统 pcie卡虚拟化
在线阅读 下载PDF
嵌入式异构智能计算系统的PCIe总线传输带宽优化
4
作者 喻绪邦 吴济文 +2 位作者 夏宏 莫昊 赵二虎 《计算机应用》 北大核心 2025年第9期2913-2918,共6页
近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一... 近年来随着人工智能(AI)技术的发展,深度学习算法和专用AI处理器芯片已日益广泛地应用于边缘端和物端数据信号处理系统,如何在赋能系统高智能计算能力的同时,实现异构处理器之间高带宽、低延时的数据传输,已成为亟须解决的核心技术之一。因此,设计一种集成寒武纪MLU220芯片、国产飞腾FT2000/4型CPU和Xilinx XC7K325T现场可编程门阵列(FPGA)的嵌入式异构智能计算系统,系统异构处理器之间采用PCIe(Peripheral Component Interconnect express)总线实现高速互联与数据传输。此外,提出一种Linux下的PCIe总线Scatter-Gather DMA(Direct Memory Access)传输优化技术,通过基于双缓冲的预取技术和基于工作队列的中断处理,有效提高CPU与FPGA异构处理器之间的PCIe总线数据传输带宽。系统图像传输测试结果表明,CPU与FPGA异构处理器之间的PCIe2.0 X4总线传输10张2048×1024灰度图像数据时,所提系统在DMA双通道上的读写速率分别达到了1610 MB/s和1655 MB/s,为PCIe2.0 X4总线理论带宽值的81%和83%,验证了所设计系统的实用性和先进性。 展开更多
关键词 pcie总线 异构计算系统 Scatter-Gather DMA DMA多通道 图像传输
在线阅读 下载PDF
基于UVM的PCIe交换芯片Switch子系统验证平台的设计
5
作者 郑锐 沈剑良 +2 位作者 刘冬培 李智超 曹睿 《计算机应用研究》 北大核心 2025年第5期1480-1489,共10页
PCIe是一种高速串行计算机扩展总线标准,据此设计的PCIe交换芯片可将CPU提供的PCIe通道扩展出更多的PCIe接口。然而,随着PCIe交换芯片设计复杂度和验证向量剧增,传统基于Verilog搭建的验证平台难以实现对逻辑复杂的Switch子系统高效地验... PCIe是一种高速串行计算机扩展总线标准,据此设计的PCIe交换芯片可将CPU提供的PCIe通道扩展出更多的PCIe接口。然而,随着PCIe交换芯片设计复杂度和验证向量剧增,传统基于Verilog搭建的验证平台难以实现对逻辑复杂的Switch子系统高效地验证,且缺乏功能覆盖率模型。为解决上述问题,采用UVM通用验证方法学,搭建了针对PCIe交换芯片中Switch子系统的验证平台,采用层次划分设计,支持覆盖率驱动,且较于一般UVM验证平台作出效率优化。具体而言,首先,对平台组件Reference Model建立通信对象和通信方式进行优化设计;其次,对平台组件ScoreBoard的比对方式和接收报文端口进行改进;最后,依据PCIe协议及交换芯片特点,对功能点进行梳理分类后针对性地设计了测试用例,对Switch子系统进行全面验证。经信号波形及覆盖率数据的分析表明,改进后的验证平台在没有人为过滤的情况下实现了96.8%的代码覆盖率和100%的功能覆盖率,仿真时间平均减少了约10%。该平台显著提升了验证效率,高效地支撑了PCIe交换芯片的验证工作,为相关UVM验证平台的搭建提供了参考。 展开更多
关键词 pcie交换芯片 Switch子系统 UVM验证平台 reference model ScoreBoard 覆盖率
在线阅读 下载PDF
基于Cortex M3内核的PCIe RP系统设计与实现
6
作者 徐俊杰 魏敬和 +2 位作者 刘国柱 何健 张正 《集成电路与嵌入式系统》 2025年第8期74-80,共7页
外设组件互联快速总线(Peripheral Component Interconnect Express,PCIe)与串行快速IO(Serial Rapid IO,SRIO)是主流的高速通信接口协议。在以人工智能为代表的大数据量应用场景中,实现上述协议兼容是构建大算力系统、突破存储与算力... 外设组件互联快速总线(Peripheral Component Interconnect Express,PCIe)与串行快速IO(Serial Rapid IO,SRIO)是主流的高速通信接口协议。在以人工智能为代表的大数据量应用场景中,实现上述协议兼容是构建大算力系统、突破存储与算力瓶颈的关键。针对上述需求,芯粒间互联通信协议(Chiplets Interconnect Protocol,CIP)以统一的路由网络实现了PCIe、SRIO、DDR与NAND FLASH等多协议转换交互。其中,PCIe作为主要的人机交互接口,构建PCIe RP(Root Port,根节点)系统是实现PCIe通信的基础。现有的基于操作系统的PCIe读/写设备存在延迟高、可操作性差等问题。为解决上述问题,基于Cortex-M3处理器搭建了一套PCIe RP系统,并进行了相应的驱动与软件开发,实现了PCIe与各类设备之间高效而精确的数据传输。在实现基本功能的基础上,分别完成了5万次、10万次、15万次的大规模数据交互的稳定性测试。结果表明,该系统在大规模数据交互事件中有较好的稳定性,为处理器与PCIe间的数据交互提供了解决方案。 展开更多
关键词 pcie SRIO DDR NAND FLASH 互联标准 数据交互 CORTEX-M3 驱动开发
在线阅读 下载PDF
一种半高半长PCIe卡热设计与验证
7
作者 黄义科 黄平刚 周代强 《机械工程师》 2025年第8期123-128,共6页
为了提高半高半长PCIe卡高温环境适应能力,首先对PCIe卡进行散热形势分析,其次进行详细热设计,最后通过理论计算、热仿真、实物热测试等方式对热设计进行验证。文中将PCIe卡散热路径简化为两条,定义了路径上各节点热阻,给出了热阻的计算... 为了提高半高半长PCIe卡高温环境适应能力,首先对PCIe卡进行散热形势分析,其次进行详细热设计,最后通过理论计算、热仿真、实物热测试等方式对热设计进行验证。文中将PCIe卡散热路径简化为两条,定义了路径上各节点热阻,给出了热阻的计算式,最后整合为一个求解芯片结温的理论计算式。此计算式能反映散热器材质、导热界面材料、风机风量等参数与散热效果的关系,可指导散热器、导热界面材料、风机等的选型。 展开更多
关键词 pcie 散热器 热设计 热仿真 理论计算
在线阅读 下载PDF
基于PCIE的高速数据采集系统研究
8
作者 孙欣欣 《计算机应用文摘》 2025年第10期176-178,181,共4页
针对传统I/O和PCI总线带宽不足、传输速率低及兼容性差的问题,文章设计了一种基于PCI Express(PCIE)接口的高速数据采集系统。利用PCIE的高带宽特性,该系统实现了外设与主机之间的高速通信;结合FPGA可重构性强、扩展性好、可靠性高及成... 针对传统I/O和PCI总线带宽不足、传输速率低及兼容性差的问题,文章设计了一种基于PCI Express(PCIE)接口的高速数据采集系统。利用PCIE的高带宽特性,该系统实现了外设与主机之间的高速通信;结合FPGA可重构性强、扩展性好、可靠性高及成本低的优势,采用Verilog HDL硬件描述语言设计了ADC模块、FPGA时序控制模块及PCIE接口模块;通过DMA方式完成FPGA与主机之间的数据传输,并在低成本Altera Cyclone IV GX系列FPGA上进行了验证。测试结果表明,该系统的数据采集与读写平均速度达到190 MB/s,满足设计要求。 展开更多
关键词 FPGA pcie DMA 高速数据采集
在线阅读 下载PDF
基于PCIe总线的矿井图像测试系统设计
9
作者 冀鹏飞 《煤矿机械》 2025年第3期14-16,共3页
提出了一种基于PCIe总线的矿井图像测试系统。该系统利用高速PCIe接口,实现了对矿井环境中图像数据的快速采集和传输。设计采用先进的图像处理算法,实现对矿井场景的实时分析和监测。此外,系统通过优化的硬件架构和并行计算,提高了测试... 提出了一种基于PCIe总线的矿井图像测试系统。该系统利用高速PCIe接口,实现了对矿井环境中图像数据的快速采集和传输。设计采用先进的图像处理算法,实现对矿井场景的实时分析和监测。此外,系统通过优化的硬件架构和并行计算,提高了测试系统的性能和稳定性。实验结果表明,该系统能够高效地获取并处理矿井图像数据,为矿业安全监测提供了可靠的技术支持。 展开更多
关键词 pcie总线 矿井图像 图像处理 实时监测
原文传递
研华PCIe Gen5 x4 SSD EDSFF数据中心解决方案,为边缘服务器应用加速!
10
《智慧工厂》 2025年第2期34-35,共2页
研华科技,全球知名工业存储解决方案供应商,推出了SQFlash EDSFF和EU-2 PCIe Gen5 x4 SSD,旨在满足下一代企业和数据中心应用的需求。截至2024年,PCIe Gen4解决方案占据了50%的市场份额,而PCIe Gen5产品正在多种应用中迅速普及。在PCIe... 研华科技,全球知名工业存储解决方案供应商,推出了SQFlash EDSFF和EU-2 PCIe Gen5 x4 SSD,旨在满足下一代企业和数据中心应用的需求。截至2024年,PCIe Gen4解决方案占据了50%的市场份额,而PCIe Gen5产品正在多种应用中迅速普及。在PCIe存储产品中,U.2、E3.S和E1.S等外形规格正推动市场增长。 展开更多
关键词 SSD EDSFF pcie Gen5 数据中心
在线阅读 下载PDF
PCIe交换架构在数据中心网络中的优化研究
11
作者 何泉初 《信息产业报道》 2025年第1期0185-0187,共3页
随着数据中心规模不断扩大,传统以太网架构面临性能瓶颈,PCIe 交换技术以其高带宽、低延时、可扩展等优势,为数据中心网络优化提供了新思路。本文分析了引入 PCIe 交换架构对提升数据中心网络性能的重要意义,探讨了 PCIe 交换在数据中... 随着数据中心规模不断扩大,传统以太网架构面临性能瓶颈,PCIe 交换技术以其高带宽、低延时、可扩展等优势,为数据中心网络优化提供了新思路。本文分析了引入 PCIe 交换架构对提升数据中心网络性能的重要意义,探讨了 PCIe 交换在数据中心中诸多应用优势,从拓扑优化、路由调度、容错冗余等方面提出了面向数据中心网络 PCIe 交换架构优化方法,以期为构建高性能数据中心网络提供参考。 展开更多
关键词 数据中心网络 pcie交换技术 性能优化 互连架构
在线阅读 下载PDF
嵌入式操作系统中基于PCIe网卡驱动的适配与优化研究
12
作者 王雪波 《物联网技术》 2025年第15期51-53,59,共4页
随着工业自动化、智能驾驶和边缘计算的快速发展,嵌入式设备对高速数据传输的需求日益增长。为此,对嵌入式操作系统中基于PCIe网卡驱动的适配与优化问题进行探究,提出了一种分层优化架构,通过零拷贝DMA传输、动态中断聚合算法和功耗自... 随着工业自动化、智能驾驶和边缘计算的快速发展,嵌入式设备对高速数据传输的需求日益增长。为此,对嵌入式操作系统中基于PCIe网卡驱动的适配与优化问题进行探究,提出了一种分层优化架构,通过零拷贝DMA传输、动态中断聚合算法和功耗自调节机制,提升了带宽利用率、降低了CPU开销和动态功耗。实验结果表明,该架构在吞吐量、延迟、功耗和兼容性等方面均达到了预期目标,为嵌入式PCIe网卡驱动的设计与优化提供了实用方案。 展开更多
关键词 pcie网卡驱动 硬件适配 性能优化 零拷贝传输 中断优化 动态中断聚合算法
在线阅读 下载PDF
基于PCIe总线的处理器接口扩展及应用 被引量:1
13
作者 王晓鸽 白书尧 杨清 《电脑编程技巧与维护》 2024年第11期27-30,共4页
随着嵌入式处理器性能的逐步提高,现代处理器已配置了多种接口控制器,在可扩展的总线或接口中,PCIe总线是目前使用较多的高速数据总线。研究基于PCIe的交换结构,针对嵌入式处理器的PCIe接口扩展的4种访问传输方式进行了分析,并据此给出... 随着嵌入式处理器性能的逐步提高,现代处理器已配置了多种接口控制器,在可扩展的总线或接口中,PCIe总线是目前使用较多的高速数据总线。研究基于PCIe的交换结构,针对嵌入式处理器的PCIe接口扩展的4种访问传输方式进行了分析,并据此给出了设计建议,为嵌入式计算机设计提供参考。 展开更多
关键词 pcie总线 多核处理器 pcie接口 pcie交换
在线阅读 下载PDF
基于高速安全存储SoC芯片的PCIe与SATA通路验证 被引量:2
14
作者 于哲 周舜民 陈方 《计算机应用研究》 CSCD 北大核心 2024年第5期1496-1501,共6页
针对传统SATA控制器存储系统性能受限、安全性不足问题,提出并设计了一款可实现PCIe(peripheral component interconnect express)与SATA(serial advanced technology attachment)协议传输数据互转,基于SM4算法实现本地数据安全存储的... 针对传统SATA控制器存储系统性能受限、安全性不足问题,提出并设计了一款可实现PCIe(peripheral component interconnect express)与SATA(serial advanced technology attachment)协议传输数据互转,基于SM4算法实现本地数据安全存储的高速安全存储SoC(system of chip)芯片。通过构建合理的片内PCIe与SATA互转数据传输通路,利用PCIe VIP(verification intellectual property)及UVM(universal verification methodology)技术搭建系统应用级仿真验证平台,设计基于SystemVerilog语言的源激励用例和C固件,利用脚本自动化控制实现仿真验证。仿真结果表明,该SoC芯片通路上各设备链路建立正确,实现PCIe与SATA互转通路数据正确传输,测试带宽472 MBps,基于SM4算法的本地安全存储加解密无误,SM4算法加解密带宽1.33 Gbps。根据仿真实验结果可知,该PCIe与SATA桥接转换SoC芯片架构设计是可行的,实现了本地数据的安全存储,为进一步进行数据高速转换访问、安全传输存储研究奠定了重要基础。 展开更多
关键词 pcie与SATA互转 pcie VIP UVM C固件
在线阅读 下载PDF
基于FPGA与PCIe的回波模拟器采集组件设计
15
作者 李森 王建明 唐吉林 《空天预警研究学报》 2025年第1期67-73,共7页
针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平... 针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平均滤波算法,达到ADC数据滤波低延时的要求;针对回波模拟器采集组件用户数据报(UDP)协议通信功能,设计支持10/100/1000 Mbps三速自适应的以太网UDP协议栈.最后将该方法在现场可编程门阵列(FPGA)上进行设计与实现.实际测试结果表明:CAN通信接口的总线利用率由原有的42.29%提升到79.80%;ADC数据的滤波延迟仅为一个时钟周期,且相位对齐;UDP协议栈通信功能正确满足设计要求. 展开更多
关键词 现场可编程门阵列 外设组件互连扩展总线 控制器局域网通信 快速中值滤波 UDP协议栈
在线阅读 下载PDF
基于PCIe总线的主从CPU数据传输系统设计与实现 被引量:2
16
作者 龚行梁 李德文 +1 位作者 陈龙 王亮 《工业控制计算机》 2024年第5期1-3,6,共4页
电力系统保护自动化设备存在多CPU板卡间高速数据传输和存储需求,介绍了一种基于PCIe总线接口实现的主从CPU数据传输系统。采用飞腾FT2000/4处理器为核心构建硬件系统,通过嵌入式Linux操作系统、PCIe设备驱动和应用程序部署软件系统,主... 电力系统保护自动化设备存在多CPU板卡间高速数据传输和存储需求,介绍了一种基于PCIe总线接口实现的主从CPU数据传输系统。采用飞腾FT2000/4处理器为核心构建硬件系统,通过嵌入式Linux操作系统、PCIe设备驱动和应用程序部署软件系统,主CPU侧负责数据采集和处理,从CPU侧通过PCIe总线读取数据完成传输和存储功能。测试情况表明,该方案实现的系统稳定可靠,能够有效地满足高速传输、实时存储的应用业务需求,具有较高的工程应用价值。 展开更多
关键词 pcie总线 主从CPU 数据传输
在线阅读 下载PDF
基于PCIE总线的大数据通信传输时延控制系统设计 被引量:1
17
作者 焦冬艳 《计算机测量与控制》 2024年第10期118-124,共7页
在大数据传输中,当网络流量过大或网络拓扑复杂时,可能会出现网络拥塞的情况,导致通信传输时延的增加,为了优化通信网络的数据传输效率,设计基于PCIE总线的大数据通信传输时延控制系统;在PCIE总线核结构下设计大数据收发器、通信转换模... 在大数据传输中,当网络流量过大或网络拓扑复杂时,可能会出现网络拥塞的情况,导致通信传输时延的增加,为了优化通信网络的数据传输效率,设计基于PCIE总线的大数据通信传输时延控制系统;在PCIE总线核结构下设计大数据收发器、通信转换模块与通信中断控制器,搭建时延控制终端,联合大数据通信寄存器与时延状态估计器,实现传输时延控制硬件系统的设计;在通信数据相空间内,计算传输时延量的具体数值水平,完成对大数据通信传输时延的预测;根据大数据通信序列定义条件,得到与通信传输时延状态相关的反馈信息,并以此为基础,确定具体的控制方案,完成基于PCIE总线的大数据通信传输时延控制系统设计;实验结果表明,PCIE总线控制系统的应用可将大数据通信时延控制在0~0.20 ms范围之内,不会因时延过大造成数据信息瞬时响应速率下降的问题,且数据传输丢包率低于10%,符合实际应用需求。 展开更多
关键词 pcie总线 大数据通信 传输时延控制 通信转换 中断控制器 相空间
在线阅读 下载PDF
基于FPGA-PCIe的声发射信号采集系统硬件设计 被引量:1
18
作者 郭涛 张程杰 +2 位作者 梁颖 石帅 刘启明 《计算机与数字工程》 2024年第5期1317-1322,1347,共7页
论文描述了以EP2C5Q208C8N、AD7621以及CH368为核心的声发射数据采集系统的硬件设计,主要提到了系统的实现原理、硬件模块的组成及相应的电路设计。通过Altera公司的Modelsim仿真对模块电路整体工作的过程进行验证,最后采用GWINSTEK函... 论文描述了以EP2C5Q208C8N、AD7621以及CH368为核心的声发射数据采集系统的硬件设计,主要提到了系统的实现原理、硬件模块的组成及相应的电路设计。通过Altera公司的Modelsim仿真对模块电路整体工作的过程进行验证,最后采用GWINSTEK函数发生器产生的无直流偏置幅值为4 Vpp、频率为200 kHz正弦波验证系统的硬件指标,验证发现硬件指标可以满足声发射信号采集所需的16 bit分辨率,3MSPS采样率设计要求。 展开更多
关键词 EP2C5Q208C8N 声发射信号采集 FPGA pcie
在线阅读 下载PDF
一种PCIe转RapidIO扩展卡设计与实现
19
作者 张恒 王琪 郁文君 《电子技术应用》 2024年第10期110-114,共5页
RapidIO总线是一种广泛应用于嵌入式系统内部互联的高性能互联总线,具有高带宽、低延迟、支持多处理器等特征。针对目前市面上大多数处理器不支持RapidIO总线的问题,基于国产PCIe转RapidIO控制器设计了一款PCIe扩展卡,详细介绍了该PCIe... RapidIO总线是一种广泛应用于嵌入式系统内部互联的高性能互联总线,具有高带宽、低延迟、支持多处理器等特征。针对目前市面上大多数处理器不支持RapidIO总线的问题,基于国产PCIe转RapidIO控制器设计了一款PCIe扩展卡,详细介绍了该PCIe扩展卡各模块硬件设计方案,并搭建测试环境对RapidIO总线的眼图和DMA传输性能进行测试。经测试,当RapidIO总线传输速率配置为5 Gb/s时,RapidIO总线DMA读写速率分别为1677 MB/s和1711 MB/s。 展开更多
关键词 RapidIO总线 pcie pcie转RapidIO控制器 眼图 DMA传输
在线阅读 下载PDF
一种基于PCIE接口的FPGA程序固化与更新方法
20
作者 申辰 《雷达与对抗》 2024年第1期65-68,共4页
基于Xilinx FPGA Tandem PCIE模式配置程序加载原理分析,提出一种基于PCIE接口实现对PCIE板卡中FPGA程序的固化与更新方法,并进行软件开发验证。通过对应用程序、驱动程序以及FPGA内部软核的综合编程使用,该方法具有很高的灵活性,能够... 基于Xilinx FPGA Tandem PCIE模式配置程序加载原理分析,提出一种基于PCIE接口实现对PCIE板卡中FPGA程序的固化与更新方法,并进行软件开发验证。通过对应用程序、驱动程序以及FPGA内部软核的综合编程使用,该方法具有很高的灵活性,能够适应主机在远程端或者没有下载电缆在现场时的程序更新需求。 展开更多
关键词 在线固化与更新 FPGA Tandempcie pcie接口
在线阅读 下载PDF
上一页 1 2 21 下一页 到第
使用帮助 返回顶部