期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于Cortex M3内核的PCIe RP系统设计与实现
1
作者 徐俊杰 魏敬和 +2 位作者 刘国柱 何健 张正 《集成电路与嵌入式系统》 2025年第8期74-80,共7页
外设组件互联快速总线(Peripheral Component Interconnect Express,PCIe)与串行快速IO(Serial Rapid IO,SRIO)是主流的高速通信接口协议。在以人工智能为代表的大数据量应用场景中,实现上述协议兼容是构建大算力系统、突破存储与算力... 外设组件互联快速总线(Peripheral Component Interconnect Express,PCIe)与串行快速IO(Serial Rapid IO,SRIO)是主流的高速通信接口协议。在以人工智能为代表的大数据量应用场景中,实现上述协议兼容是构建大算力系统、突破存储与算力瓶颈的关键。针对上述需求,芯粒间互联通信协议(Chiplets Interconnect Protocol,CIP)以统一的路由网络实现了PCIe、SRIO、DDR与NAND FLASH等多协议转换交互。其中,PCIe作为主要的人机交互接口,构建PCIe RP(Root Port,根节点)系统是实现PCIe通信的基础。现有的基于操作系统的PCIe读/写设备存在延迟高、可操作性差等问题。为解决上述问题,基于Cortex-M3处理器搭建了一套PCIe RP系统,并进行了相应的驱动与软件开发,实现了PCIe与各类设备之间高效而精确的数据传输。在实现基本功能的基础上,分别完成了5万次、10万次、15万次的大规模数据交互的稳定性测试。结果表明,该系统在大规模数据交互事件中有较好的稳定性,为处理器与PCIe间的数据交互提供了解决方案。 展开更多
关键词 PCIE SRIO DDR NAND flash 互联标准 数据交互 CORTEX-M3 驱动开发
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部