期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到2篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
对实际数字电路中冗余故障的分析 被引量：5
1
作者 梁业伟 杨志娟 +1 位作者 石茵 魏道政 《计算机研究与发展》 EI CSCD 北大核心 2001年第12期1429-1434,共6页
系统地研究了实际数字电路中冗余故障的特性 .详细深入地分析了 ISCAS85基准电路中 10个组合电路的全部 5 5 0个冗余故障 ,找出了它们各自形成的原因并将其分成 5类 .研究发现其中只有 3个故障是最难测的 ,算法中需要大量回溯 ;其它 5 4... 系统地研究了实际数字电路中冗余故障的特性 .详细深入地分析了 ISCAS85基准电路中 10个组合电路的全部 5 5 0个冗余故障 ,找出了它们各自形成的原因并将其分成 5类 .研究发现其中只有 3个故障是最难测的 ,算法中需要大量回溯 ;其它 5 47个故障只要按照电路结构和测试本身的规律来形成测试 ,则基本上无需回溯即可 . 展开更多
关键词 数字电路 冗余故障 iscas85 故障分析
在线阅读 下载PDF
RTL组合电路描述的Verilog HDL编译器的设计 被引量：1
2
作者 陈骥 邝继顺 张大方 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2001年第4期99-103,共5页
设计了一个针对 ISCAS 85/89Benchmark,用于 RTL组合电路 Verilog HDL描述的编译器。这个编译器可以作为 RTL电路测试研究的辅助工具。在对 Verilog HDL和 RTL描述的特点进行分析的基础上 ,阐述了该编译器解析 Verilog HDL描述、创建功... 设计了一个针对 ISCAS 85/89Benchmark,用于 RTL组合电路 Verilog HDL描述的编译器。这个编译器可以作为 RTL电路测试研究的辅助工具。在对 Verilog HDL和 RTL描述的特点进行分析的基础上 ,阐述了该编译器解析 Verilog HDL描述、创建功能模块类库和将 RTL描述转化为无层次分块的门级描述的基本原理 ,提出了主要问题的解决策略。 展开更多
关键词 VERILOGHDL iscas85/89Benchmark 寄存器传送级描述 编译器 电路测试 RTL组合电路 设计
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部