期刊文献+
共找到65篇文章
< 1 2 4 >
每页显示 20 50 100
高压系统公共连接点处允许谐波发射值分配方法对比 被引量:1
1
作者 陶顺 陈慧琳 +2 位作者 徐永海 周胜军 肖湘宁 《中国电力》 北大核心 2025年第1期1-14,共14页
随着大量非线性负荷接入电网,其引起的谐波问题也日渐严重。各国家或组织制定了谐波标准约束非线性用户谐波发射值,保证交流电网的波形质量。如何在电力用户间公平合理地分配允许谐波发射值成为核心的关键问题。通过对比分析IEC 61000-... 随着大量非线性负荷接入电网,其引起的谐波问题也日渐严重。各国家或组织制定了谐波标准约束非线性用户谐波发射值,保证交流电网的波形质量。如何在电力用户间公平合理地分配允许谐波发射值成为核心的关键问题。通过对比分析IEC 61000-3-6、GB/T 14549与IEEE Std.519中非线性负荷接入高压系统谐波发射水平分配方法,以公平性、一致性与可行性3个原则评估各标准适用性,并通过案例结果对比,评估三者一致性,为谐波国家标准修订提供一些参考。 展开更多
关键词 谐波标准 IEC61000-3-6 GB/T14549 IEEEStd.519 谐波发射 分配
在线阅读 下载PDF
基于边界扫描的电路板设计与故障诊断
2
作者 赵辰雪 李继华 +1 位作者 李亚 杨晓刚 《信息记录材料》 2025年第7期137-142,共6页
针对高密度集成电路板上芯片封装日益精密、检测愈发困难的问题,本文介绍了一种基于边界扫描测试的电路板设计与故障诊断方法。边界扫描测试技术能够凭借少量引脚,为高密度封装的集成电路板的测试和维修提供有力保障。该技术不仅可以快... 针对高密度集成电路板上芯片封装日益精密、检测愈发困难的问题,本文介绍了一种基于边界扫描测试的电路板设计与故障诊断方法。边界扫描测试技术能够凭借少量引脚,为高密度封装的集成电路板的测试和维修提供有力保障。该技术不仅可以快速高效地控制电路板上边界扫描单芯片的引脚状态,还能够精准定位电路板上多边界扫描芯片互连网络中的短路、断路等故障。测试结果表明:基于边界扫描测试技术的电路板设计,既能增强电路板的可测性、提高电路板的质量与可靠性,又能提升电路板的故障诊断能力,还可降低测试成本与时间。 展开更多
关键词 边界扫描 边界扫描(BS)器件 BSDL IEEE 1149.1标准 测试访问接口(TAP)控制器
在线阅读 下载PDF
结合IEEEstd80-2000和CDEGS的变电站新建接地网优化设计研究 被引量:3
3
作者 马成廉 宋萌清 +3 位作者 尹波 刘利则 杨茂 孙黎 《电力系统保护与控制》 EI CSCD 北大核心 2024年第24期131-139,共9页
随着大量新能源发电方式的并网以及超高压输电的普及,老旧变电站的接地网已经难以满足当今社会的安全需求,接地网的改造工作逐渐被提上日程。为了探究较为合理的接地网改造方式,基于IEEEstd80-2000建立相关数学模型,研究接地网占地面积... 随着大量新能源发电方式的并网以及超高压输电的普及,老旧变电站的接地网已经难以满足当今社会的安全需求,接地网的改造工作逐渐被提上日程。为了探究较为合理的接地网改造方式,基于IEEEstd80-2000建立相关数学模型,研究接地网占地面积、接地导体长度以及耦合对接地网基本性能参数的影响。根据实际工程数据,利用CDEGS软件建立相关的变电站接地网模型,并提出6种优化改造方式进行仿真研究。最后综合不同方案下的仿真结果,应对各种工程情况,得到总体性能较为优异的优化方案。 展开更多
关键词 接地网 IEEEstd80-2000 CDEGS 接地性能
在线阅读 下载PDF
基于IEEE1149.7的新一代测试接口实现与应用 被引量:6
4
作者 徐志磊 郭筝 《信息技术》 2010年第8期164-166,169,共4页
随着芯片集成度的不断增加和对低功耗设计的重视,原初开发的JTAG(IEEE STD1149.1)面对新的挑战,不能满足当今设计的需要。CJTAG基于IEEE STD1149.7标准和传统的JTAG的边界扫描原理来提供一个更加强大的测试和调试的标准,来达到现在系统... 随着芯片集成度的不断增加和对低功耗设计的重视,原初开发的JTAG(IEEE STD1149.1)面对新的挑战,不能满足当今设计的需要。CJTAG基于IEEE STD1149.7标准和传统的JTAG的边界扫描原理来提供一个更加强大的测试和调试的标准,来达到现在系统的要求。CJTAG用更少的管脚来提供更多的功能,而同时保证了对IEEE1149.1的软件和硬件的兼容性。 展开更多
关键词 CJTAG接口 IEEESTD1149.7 JTAG接口 ieeestd1149.1
在线阅读 下载PDF
基于JTAG标准的处理器片上调试的分析和实现 被引量:12
5
作者 金辉 华斯亮 +1 位作者 张铁军 侯朝焕 《微电子学与计算机》 CSCD 北大核心 2007年第6期116-119,122,共5页
介绍了一种基于IEEE11 49.1标准的嵌入式处理器片上调试的方法,并以一款DSP处理器SuperV2为研究对象,通过扩充JTAG测试访问端口和指令,并在处理器内增加和修改支持调试功能的逻辑,实现了断点设置、外部调试请求和单步执行的调试功能。
关键词 JTAG 片上调试 IEEE 1149.1 SuperV2
在线阅读 下载PDF
一种遵循IEEE 1149.1标准的可测试性设计结构 被引量:8
6
作者 尹志刚 李华伟 李晓维 《微电子学与计算机》 CSCD 北大核心 2003年第5期23-27,共5页
IEEE1149.1(也称JTAG)是支持芯片边界扫描的国际标准,提供了统一的测试访问端口。如今,它已成为芯片必不可少的一种“开销”。本文通过定制JTAG逻辑,以求用最少的开销,最简单灵活的方式来管理各种DFT逻辑。
关键词 IEEE1149.1标准 国际标准 可测试性设计结构 时序电路
在线阅读 下载PDF
基于边界扫描技术的SOC数字电路可测性设计 被引量:2
7
作者 周银 刘荣昌 +1 位作者 陈圣俭 王蒙蒙 《微电子学》 CAS CSCD 北大核心 2011年第5期705-708,共4页
随着SOC系统的快速发展,如何对其进行有效的测试与诊断是当前研究的热点问题。从SOC数字电路可测试性设计的角度出发,基于边界扫描技术,设计了具有边界扫描结构的IP核,并对相应的测试方法进行了研究。通过仿真及时序分析,验证了该设计... 随着SOC系统的快速发展,如何对其进行有效的测试与诊断是当前研究的热点问题。从SOC数字电路可测试性设计的角度出发,基于边界扫描技术,设计了具有边界扫描结构的IP核,并对相应的测试方法进行了研究。通过仿真及时序分析,验证了该设计方法的可行性,为SOC系统的测试提供了新的思路。 展开更多
关键词 SOC 数字电路 IP核 边界扫描 可测性设计 IEEE1149.1
原文传递
基于SOPC的边界扫描测试控制器IP核设计 被引量:5
8
作者 陈圣俭 郑伟东 +2 位作者 张开孝 王晋阳 阳智 《计算机测量与控制》 CSCD 北大核心 2010年第1期23-25,28,共4页
在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产... 在研究边界扫描数字电路测试技术标准IEEE1149.1的基础上,采用SOPC设计技术,用FPGA设计实现了一款基于Avalon总线的边界扫描测试总线控制IP核,与其它复用IP核可形成以NIOS Ⅱ处理器为核心的通用数字电路边界扫描测试控制器,该控制器产生符合IEEE1149.1标准的测试信号控制被测边界扫描系统,进行各种边界扫描测试;该IP核的成功设计,为基于边界扫描的电子系统机内自测试系统的实现,奠定了坚实的应用基础。 展开更多
关键词 IEEE1149.1 边界扫描控制器 SOPC IP核
在线阅读 下载PDF
嵌入式处理器在片调试功能的设计与实现 被引量:9
9
作者 黄海林 范东睿 +4 位作者 许彤 朱鹏飞 郑保建 曹非 陈亮 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2006年第7期1005-1010,共6页
以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口(TAP),并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.... 以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口(TAP),并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试. 展开更多
关键词 在片调试 IEEE P1149.1 JTAG 龙芯1号处理器
在线阅读 下载PDF
基于IEEE Std 1149.1-2001标准的TAP控制器设计 被引量:3
10
作者 陈新武 刘金根 《信阳师范学院学报(自然科学版)》 CAS 北大核心 2006年第4期452-454,共3页
在边界扫描协议的实现过程中,TAP控制器的地位比较突出,是非常重要的一块.本文从协议要求出发,使用Verilog-XL对TAP控制器进行逻辑仿真,并用Design Comp iler进行逻辑综合,得到了符合要求的电路.基于IP设计技术,给本电路增加了扫描链,... 在边界扫描协议的实现过程中,TAP控制器的地位比较突出,是非常重要的一块.本文从协议要求出发,使用Verilog-XL对TAP控制器进行逻辑仿真,并用Design Comp iler进行逻辑综合,得到了符合要求的电路.基于IP设计技术,给本电路增加了扫描链,可以作为一个IP软核应用于集成电路的可测试性设计. 展开更多
关键词 边界扫描 IEEE STD 1149.1-2001 TAP控制器 Verilog-XL IP核
在线阅读 下载PDF
可测试性设计技术在一款通用CPU芯片中的应用 被引量:5
11
作者 李华伟 李晓维 +2 位作者 尹志刚 吕涛 何蓉晖 《计算机工程与应用》 CSCD 北大核心 2002年第16期191-194,共4页
可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,... 可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。 展开更多
关键词 可测试性设计 CPU芯片 扫描设计 TEEE1149.1标准
在线阅读 下载PDF
基于USB接口的边界扫描测试控制器设计 被引量:7
12
作者 俞洋 高巍 彭喜元 《计算机测量与控制》 CSCD 2007年第1期31-33,65,共4页
边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总... 边界扫描测试技术是目前一种主流的可测性设计技术,它以特有的结构和检测方法克服了复杂数字电路板测试的技术障碍,能大大提高数字电路的可测试性;采用DSP和边界扫描总线控制芯片74LVT8980设计了边界扫描测试控制器,该控制器采用USB总线与计算机进行通信,实现USB通信协议与边界扫描总线协议的自动转换,测试数据能够自动加载、采集和诊断;实际测试表明这种方法具有方便、快捷、即插即用的特点。 展开更多
关键词 边界扫描 JTAG IEEE1149.1 USB
在线阅读 下载PDF
边界扫描测试优化算法——极小权值-极大相异性算法 被引量:9
13
作者 胡政 钱彦岭 温熙森 《测控技术》 CSCD 2000年第9期9-11,共3页
IEEE 1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ,在边界扫描测试过程中 ,生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析现有边界扫描测试生成算法的基础上 ,提出了一种极小权值 ... IEEE 1149.1边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法 ,在边界扫描测试过程中 ,生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析现有边界扫描测试生成算法的基础上 ,提出了一种极小权值 极大相异性算法。该算法可以在确定边界扫描测试向量集的紧凑性指标的前提下 ,生成故障诊断能力相当优化的测试向量集。仿真试验表明 ,该算法的性能优于现有的类似算法。 展开更多
关键词 VLSI 边界扫描 测试 优化算法 IEEE1149.1
在线阅读 下载PDF
基于JTAG控制器Net-1149.1的测试系统模型 被引量:1
14
作者 陶宁 江晓山 +2 位作者 赵京伟 盛华义 章红宇 《核电子学与探测技术》 CAS CSCD 北大核心 2004年第4期407-409,403,共4页
讨论了建立基于JTAG控制器Net-1149.1的测试系统模型的基本方法和系统结构。介绍了测试环境软硬件平台的建立及在测试主机上的软件编程及调试工作。
关键词 北京谱仪 Net-1149.1控制器 主漂移室 联合测试工作组 测试存取通道
在线阅读 下载PDF
边界扫描测试协议剖析——从1149.1到1149.6 被引量:9
15
作者 陈新武 余本海 《计算机与数字工程》 2005年第1期25-29,共5页
本文对边界扫描协议IEEEStd 114 9.1- 1990到IEEEStd 114 9.6 - 2 0 0 3的多个协议进行了介绍和剖析 ,着重讨论了各个协议能够解决的问题以及解决问题的方法 ,各个协议的体系结构和指令特色 ,总结了边界扫描技术的最新进展 ,并对以后边... 本文对边界扫描协议IEEEStd 114 9.1- 1990到IEEEStd 114 9.6 - 2 0 0 3的多个协议进行了介绍和剖析 ,着重讨论了各个协议能够解决的问题以及解决问题的方法 ,各个协议的体系结构和指令特色 ,总结了边界扫描技术的最新进展 ,并对以后边界扫描的发展方向给出了预测。 展开更多
关键词 边界扫描 IEEE STD 1149.1 IEEE STD 1149.4 IEEE STD 1149.5 IEEE STD 1149.6
在线阅读 下载PDF
基于IEEE1149.1标准的在线测试的研究 被引量:2
16
作者 颜学龙 梁吴林 陈寿宏 《测控技术》 CSCD 2015年第1期55-58,共4页
虽然IEEE1149.1标准的提出及应用很好地解决了集成电路的测试问题,然而该标准在对被测电路进行实时故障诊断时却遇到了瓶颈。针对这一问题,利用并行特征分析器(PSA)及跟踪存储技术设计了一种基于IEEE1149.1标准的测试结构,结构中离线部... 虽然IEEE1149.1标准的提出及应用很好地解决了集成电路的测试问题,然而该标准在对被测电路进行实时故障诊断时却遇到了瓶颈。针对这一问题,利用并行特征分析器(PSA)及跟踪存储技术设计了一种基于IEEE1149.1标准的测试结构,结构中离线部分主要实现边界扫描基础测试并为在线测试提供控制信号,在线部分主要实现实时故障的诊断。设计采用Verilog语言建模,并用QuartusII软件仿真。仿真结果表明该设计能较好地检测出实时故障。 展开更多
关键词 IEEE1149.1标准 实时故障 并行特征分析器 跟踪存储
在线阅读 下载PDF
边界扫描测试的软件实现 被引量:4
17
作者 张甜 王祖强 蔡棽 《计算机工程》 CAS CSCD 北大核心 2007年第7期220-221,271,共3页
随着芯片集成度和印刷电路板复杂度的不断提高,边界扫描测试技术在芯片故障检测中的应用越来越广泛。该文在分析IEEE JTAG标准和并口标准的基础上,设计开发了边界扫描测试软件。引入Access为后台数据库,实现了多种芯片的故障检测功能;... 随着芯片集成度和印刷电路板复杂度的不断提高,边界扫描测试技术在芯片故障检测中的应用越来越广泛。该文在分析IEEE JTAG标准和并口标准的基础上,设计开发了边界扫描测试软件。引入Access为后台数据库,实现了多种芯片的故障检测功能;介绍了边界扫描测试的基本原理和结构;讲述了BST软件设计中精确时钟控制、管脚查找、显示管脚波形等设计方法。以Altera的ep1c6q240器件为例,介绍了整个边界扫描测试过程。 展开更多
关键词 边界扫描测试 JTAG IEEE1149.1 并口
在线阅读 下载PDF
JTAG接口电路设计与应用 被引量:10
18
作者 温国忠 《微计算机信息》 北大核心 2007年第23期298-299,302,共3页
目前通讯电子产品的芯片、单板、系统的复杂度不断提高,物理尺寸却在不断缩小,JTAG电路的设计也随之成为关系到单板可测性、稳定性和可靠性的重要因素。JTAG测试接口在集成电路工作时,可以控制管脚的状态,由于应用系统的干扰,可能使JTA... 目前通讯电子产品的芯片、单板、系统的复杂度不断提高,物理尺寸却在不断缩小,JTAG电路的设计也随之成为关系到单板可测性、稳定性和可靠性的重要因素。JTAG测试接口在集成电路工作时,可以控制管脚的状态,由于应用系统的干扰,可能使JTAG测试口出现错误操作,从而影响芯片及其管脚的工作状态,造成芯片不能正常工作,给产品的可靠运行带来隐患。因此,很有必要对JTAG接口电路设计进行探讨,找到一种更合理的JTAG接口电路设计。 展开更多
关键词 JTAG 菊花链 DFT IEEE-1149.1
在线阅读 下载PDF
基于JTAG标准的边界扫描在通用CPU中的设计 被引量:3
19
作者 鲁巍 杨修涛 李晓维 《计算机工程》 CAS CSCD 北大核心 2004年第19期30-31,87,共3页
剖析了JTAG标准的精髓,分析了其组成﹑功能与时序控制等关键技术,结合一款通用CPU的具体要求,给出了一种实现JTAG结构的具体方法,并介绍了其功能测试的方法。
关键词 边界扫描 可测性设计 IEEEI 149.1 标准(JTAG)
在线阅读 下载PDF
基于JTAG的矢量生成型边界扫描架构设计与实现 被引量:1
20
作者 颜学龙 胡和娟 李海辉 《微电子学与计算机》 CSCD 北大核心 2011年第3期31-34,共4页
在结合IEEE1149.1标准的基础上,利用半跳变(Half Transition,HT)模型的基本思想,提出新的HTF模型新的矢量施加方式,在此基础上构建了实现基于JTAG的矢量生成型边界扫描架构.该架构的设计思路为:在兼容1149.1的基础上,通过自定义SI测试指... 在结合IEEE1149.1标准的基础上,利用半跳变(Half Transition,HT)模型的基本思想,提出新的HTF模型新的矢量施加方式,在此基础上构建了实现基于JTAG的矢量生成型边界扫描架构.该架构的设计思路为:在兼容1149.1的基础上,通过自定义SI测试指令,实现JTAG对信号完整性测试的支持,拓展了边界扫描的应用范围. 展开更多
关键词 HTF 边界扫描单元 IEEE1149.1 PGBSC
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部