期刊文献+
共找到698篇文章
< 1 2 35 >
每页显示 20 50 100
基于FPGA的QDR Ⅱ+型同步SRAM测试系统的设计与实现
1
作者 石珂 张萌 +1 位作者 张新港 孙杰杰 《电子与封装》 2026年第2期19-26,共8页
四倍数据速率(QDR)Ⅱ+型同步静态随机存取存储器(SRAM)是一种高可靠性、高速、低功耗的新型存储器,广泛应用于工业以太网、物联网、交换机、服务器等网络设备。相比于传统的双倍数据速率(DDR)存储器,QDR存储器的数据输入和输出总线相互... 四倍数据速率(QDR)Ⅱ+型同步静态随机存取存储器(SRAM)是一种高可靠性、高速、低功耗的新型存储器,广泛应用于工业以太网、物联网、交换机、服务器等网络设备。相比于传统的双倍数据速率(DDR)存储器,QDR存储器的数据输入和输出总线相互独立,并且能够分别在时钟的上升沿和下降沿对数据进行操作,使得QDRⅡ+型同步SRAM能够拥有更高的数据吞吐量。同时因为没有了复杂的动态刷新逻辑,其功耗相对于DDR器件也显著降低,更加适合高速通信和高速网络的应用。但是,超高的工作频率与超大的存储深度使得QDRⅡ+型同步SRAM的板级性能评估和应用成为一个急需解决的问题。以Cypress公司的CY7C1645KV18芯片为对象,通过设计一套以Xilinx公司XC7K325T FPGA为主控的单板测试系统,对QDRⅡ+型同步SRAM的板级特性进行有效的评估。 展开更多
关键词 QDRⅡ+型同步SRAM FPGA 板级测试 CY7C1645KV18
在线阅读 下载PDF
被动式下肢假肢检测平台设计
2
作者 田晴晴 王军 陈章位 《机械研究与应用》 2026年第1期57-60,共4页
传统的被动式下肢假肢设计过程多依赖于人体-受试者测试,它涉及受试者主观因素,测试结果难以重复。针对此问题,该文设计了一种被动式下肢假肢检测平台,该平台具有两个独立的运动自由度,可对大多数市售被动式下肢假肢的机械性能进行评估... 传统的被动式下肢假肢设计过程多依赖于人体-受试者测试,它涉及受试者主观因素,测试结果难以重复。针对此问题,该文设计了一种被动式下肢假肢检测平台,该平台具有两个独立的运动自由度,可对大多数市售被动式下肢假肢的机械性能进行评估。基于FPGA+ARM进行了驱动器设计,使该检测平台可对多种运动模式的全步态运动进行模拟,同时完成了机械结构、控制系统及驱动器的整体设计,使该检测平台可开展静态、动态加载试验,并能够按照国家标准GB/T 31181-2014的要求,对被动式下肢假肢的验证强度、极限强度和疲劳强度进行测试。 展开更多
关键词 被动式下肢假肢 检测平台 机械性能检测 FPGA ARM
在线阅读 下载PDF
基于FPGA的高速ADC测试系统研究
3
作者 李仕军 谌谦 +4 位作者 刘建明 杨超 梁希 谢休华 李小虎 《微处理机》 2026年第1期1-6,共6页
本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并... 本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并提供可调的超高精度、低抖动的时钟信号。结果表明,ADC芯片在1 GHz时的SNR为34.03 dBFS,ENOB为5.65 bit;在20 GHz时的SNR为30.07 dBFS,ENOB为4.58 bit。测试结果与芯片手册一致,表明该测试系统满足超高速ADC的测试要求,也可用于8位或12位、12 Gsps以上ADC芯片的测试。 展开更多
关键词 超高速ADC芯片测试 测试系统 FPGA 低抖动时钟
在线阅读 下载PDF
基于LabVIEW的中程制导火箭数据采集系统研究 被引量:1
4
作者 徐竟天 陈奕杉 《仪表技术》 2025年第1期53-56,60,共5页
针对中程制导火箭数据采集系统存在的被采集数据种类繁多、数据量大、易丢失、依赖人工检测及实时处理难度大等问题,设计并实现了一种基于LabVIEW的优化数据采集系统。采用面向仪器系统的外围组件互连扩展可重构技术,解决了不同型号导... 针对中程制导火箭数据采集系统存在的被采集数据种类繁多、数据量大、易丢失、依赖人工检测及实时处理难度大等问题,设计并实现了一种基于LabVIEW的优化数据采集系统。采用面向仪器系统的外围组件互连扩展可重构技术,解决了不同型号导弹测试系统的通用性问题。在硬件配置上,选用了适宜的高速数据传输板卡,确保了数据采集的高效性和准确性。通过在FPGA模块中添加相应时标,实现了模拟信号和RS-422数据在时间维度上的精确对比。在软件开发层面,利用LabVIEW图形化编程语言开发了上位机软件,采用消息队列处理架构实施结构化编程,实现了数据的综合管理和直观显示;具备自动分析信号状态、自动生成并显示报表功能,实现了半自动化测试流程。经实验验证,该系统能够满足军工测试台的制作标准要求。 展开更多
关键词 数据采集系统 中程制导火箭 实验室虚拟仪器开发环境 现场可编程门阵列 军工测试台
原文传递
基于FPGA的雷达中频接收机测试设备设计
5
作者 杨林 《通信电源技术》 2025年第7期16-18,共3页
采用现场可编程门阵列(Field Programmable Gate Array,FPGA)作为核心器件,设计一套雷达中频接收机测试设备。该设备具有体积小、质量轻、操作简单、输出精准、运行稳定、适用性广以及便于扩展升级等优点。该设备采用触摸屏进行人机交互... 采用现场可编程门阵列(Field Programmable Gate Array,FPGA)作为核心器件,设计一套雷达中频接收机测试设备。该设备具有体积小、质量轻、操作简单、输出精准、运行稳定、适用性广以及便于扩展升级等优点。该设备采用触摸屏进行人机交互,能显示监测到的设备运行状态。同时,配备丰富接口,可以通过定制与被测设备相匹配的电缆,结合FPGA编程,实现多样化的控制信号输出,从而满足多种型号产品的测试需求。 展开更多
关键词 现场可编程门阵列(FPGA) 测试设备 中频接收机
在线阅读 下载PDF
基于FPGA的电声测试数据采集电路优化方案
6
作者 吴丽琴 《电声技术》 2025年第9期161-163,共3页
针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和... 针对现场可编程门阵列(Field Programmable Gate Array,FPGA)电声测试数据采集电路的优化策略进行深入研究。在电声测试领域,数据采集精准性与效率极其关键,而FPGA凭借高性能属性得到广泛应用。在电声测试数据收集阶段,FPGA在采样率和多通道同步等方面面临难题。为化解这些困扰,制定一系列优化办法,包括高速模数转换器(Analog to Digital Converter,ADC)接口设计事项及多通道并行的架构体系,以增强电路性能,为电声测试给予更可靠且高效的数据收集支撑。 展开更多
关键词 现场可编程门阵列(FPGA) 电声测试 数据采集 电路优化 模拟数字转换器(ADC)
在线阅读 下载PDF
嫦娥七号月球中子伽玛谱仪综合测试系统的设计与实现
7
作者 开宇 黄永益 +3 位作者 马涛 徐遵磊 张永强 张岩 《核电子学与探测技术》 北大核心 2025年第8期1129-1138,共10页
月球中子伽玛谱仪(Lunar Neutron Gamma Spectrometer,LNGS)是嫦娥七号轨道器的有效载荷,由轨道器载荷管理系统管理。其主要科学目标是测量全月表水、冰及主要元素的丰度和空间分布。在LNGS研制过程中,需要一套综合测试系统,模拟轨道器... 月球中子伽玛谱仪(Lunar Neutron Gamma Spectrometer,LNGS)是嫦娥七号轨道器的有效载荷,由轨道器载荷管理系统管理。其主要科学目标是测量全月表水、冰及主要元素的丰度和空间分布。在LNGS研制过程中,需要一套综合测试系统,模拟轨道器载荷管理系统,对LNGS的各项功能进行测试。传统测试系统通常采用机箱式结构,虽功能完善,但系统庞大、扩展性差。考虑到LNGS测试工作贯穿整个研制周期,且需频繁携带测试设备参与各类环境试验,本文设计了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)与LabWindows/CVI的综合测试系统,具备高集成度、模块化和便携性强等特点。系统由地检板与上位机构成,分别负责通信控制与可视化操作,实现了测试流程自动化及功能灵活调整。该系统在LNGS研制过程中持续应用,运行稳定,显著提升了测试效率,验证了方案的实用性与可靠性。 展开更多
关键词 嫦娥七号 地检板 FPGA LABWINDOWS/CVI
在线阅读 下载PDF
AXI协议跨芯粒传输的架构设计与实现
8
作者 宋朝阳 周宏伟 +5 位作者 马驰远 刘宇骢 梁杰 李焓响 周雨萱 陈志强 《集成电路与嵌入式系统》 2025年第11期71-81,共11页
随着对芯片算力和性能需求的不断提升,多芯粒集成技术已成为提升芯片集成度与算力的重要途径。芯粒互联接口是实现芯粒架构的关键,其兼容性设计,特别是支持多种互联协议的能力,是当前面临的核心挑战。鉴于AXI协议在片上系统中的广泛应用... 随着对芯片算力和性能需求的不断提升,多芯粒集成技术已成为提升芯片集成度与算力的重要途径。芯粒互联接口是实现芯粒架构的关键,其兼容性设计,特别是支持多种互联协议的能力,是当前面临的核心挑战。鉴于AXI协议在片上系统中的广泛应用,研究芯粒互联接口如何高效兼容AXI协议具有重要意义。基于课题组自主定义的芯粒互联标准,在协议层设计了一套完整的AXI协议跨芯粒传输架构电路。该架构采用基于本地代理的流控机制实现了AXI协议通道握手的跨芯粒传输。文中详细阐述了如何将AXI协议信号映射到互联接口的数据包中,从而完成AXI协议的跨芯粒传输。通过搭建UVM验证环境,验证了架构电路功能的正确性。同时,搭建FPGA验证平台对电路性能进行测试:在读/写数据位宽为1024位、对4 KB存储空间执行突发写操作的AXI事务场景下,理论上的最小延迟开销为64个周期,测得所设计实现架构下突发写事务的传输延迟为85个时钟周期。在互联接口频率为1 GHz下,互联接口的带宽利用率达到84.92%。本文研究为其他芯粒互联标准设计协议层适配AXI协议或类似协议提供了一个系统性的参考。 展开更多
关键词 芯粒 互联接口 AXI协议 跨芯粒传输架构 FPGA测试方法
在线阅读 下载PDF
基于FPGA的多通道橇载数据采集存储系统设计
9
作者 余杰 王健 +2 位作者 侯姝悦 段俊萍 张斌珍 《电子技术应用》 2025年第5期87-92,共6页
针对火箭橇试验极端环境下数据测量难、精确度不高等问题,设计了一种基于FPGA的多通道、高精度数据采集存储系统。该系统能够对传感器输出的模拟信号进行调理,以FPGA作为主控芯片,控制两片AD7606芯片对12个通道进行同步采集,将采集的数... 针对火箭橇试验极端环境下数据测量难、精确度不高等问题,设计了一种基于FPGA的多通道、高精度数据采集存储系统。该系统能够对传感器输出的模拟信号进行调理,以FPGA作为主控芯片,控制两片AD7606芯片对12个通道进行同步采集,将采集的数据进行实时处理并存储至Flash芯片。PC端的上位机可以对存储至Flash的数据进行回读,并将数据解析绘图。并通过灌封工艺使系统具有抗高冲击、高过载的特性。经试验表明,该系统实现了12路通道的实时同步采集,测量结果非线性误差不大于1%,能够满足火箭橇试验环境下数据采集与存储的可靠性要求。 展开更多
关键词 火箭橇试验 FPGA 模数转换 采集存储
在线阅读 下载PDF
Ka/Ku频段有源相控阵天线高效测试系统
10
作者 靳英博 易礼君 +1 位作者 李庆洪 唐洪 《现代雷达》 北大核心 2025年第7期80-85,共6页
针对Ka/Ku频段有源相控阵天线测试过程中工作频段宽、通道多、波态多等痛点,提出一种具有严格时序控制的有源相控阵天线高效测试系统,该系统提供一种高效、准确、可靠的方法测试有源相控阵天线的性能。文中对天线测试中信号间的关系进... 针对Ka/Ku频段有源相控阵天线测试过程中工作频段宽、通道多、波态多等痛点,提出一种具有严格时序控制的有源相控阵天线高效测试系统,该系统提供一种高效、准确、可靠的方法测试有源相控阵天线的性能。文中对天线测试中信号间的关系进行了分析,并使用可编程门阵列(FPGA)实现了严格的时序控制,另外结合C#编程语言,开发了一个可视化高、易于操作的控制系统,实现了高效率、高精度的自动化测试。该系统已成功应用于Ka/Ku双频双极化有源相控阵天线产品的研制和生产,并发挥重要作用。 展开更多
关键词 相控阵天线 自动化测试 可编程门阵列 时序控制 高效率
原文传递
SRAM型FPGA微系统故障分析及测试覆盖性研究
11
作者 张宇飞 华更新 +3 位作者 赵亚飞 刘群 张帆 李勇 《微电子学与计算机》 2025年第10期158-167,共10页
基于系统级封装(System in a Package, SiP)技术的SRAM型FPGA微系统广泛应用于航天领域。由于微系统复杂的封装结构,限制了大多数传统失效分析设备与分析方式的应用。针对微系统器件的故障诊断困难、测试流程复杂等可靠性问题,开展了常... 基于系统级封装(System in a Package, SiP)技术的SRAM型FPGA微系统广泛应用于航天领域。由于微系统复杂的封装结构,限制了大多数传统失效分析设备与分析方式的应用。针对微系统器件的故障诊断困难、测试流程复杂等可靠性问题,开展了常见故障分析研究。对SRAM配置固有缺陷和FPGA内部配置刷新电路异常等典型故障的产生机理进行了深入分析和总结。结合理论分析和问题现象,提出了配置位回读校验测试及比对、辅助电源VCC, AUX电流参数一致性控制等测试筛选方法,有效提升了测试覆盖性。利用相应测试手段和数据分析方法,可精准定位失效机理与失效部位,对后续宇航用SRAM型FPGA微系统应用及筛选有重要意义。 展开更多
关键词 SRAM型FPGA 微系统 故障分析 测试覆盖性
在线阅读 下载PDF
基于ESP32的硅微谐振式加速度计自动测试系统
12
作者 朱宇昊 黄丽斌 +1 位作者 薛松 梅家豪 《仪表技术与传感器》 北大核心 2025年第11期48-52,共5页
为了提高硅微谐振式加速度计的测试效率,设计了一种自动化测试系统。该系统通过硬件与软件的集成,实现了加速度计频率信号的自动测量与存储。硬件部分,采用ESP32和固态继电器实现电源切换和远程控制,同时使用FPGA和滞回比较器替代传统... 为了提高硅微谐振式加速度计的测试效率,设计了一种自动化测试系统。该系统通过硬件与软件的集成,实现了加速度计频率信号的自动测量与存储。硬件部分,采用ESP32和固态继电器实现电源切换和远程控制,同时使用FPGA和滞回比较器替代传统频率计,提升了测量精度。软件部分,应用低噪声连续时间戳测频法,并通过增量最小二乘算法优化存储资源。系统通过ESP32下位机和Qt上位机软件实现频率数据的自动化测试与存储。实验结果表明:系统稳定可靠,满足设计需求,显著提高了测试效率和数据准确性。 展开更多
关键词 自动测试 微加速度计 上位机 FPGA ESP32 MEMS
在线阅读 下载PDF
基于ATE的FPGA自动重配置系统设计
13
作者 张宇 李杰 +1 位作者 张德彪 张林竹 《自动化与仪表》 2025年第6期131-135,共5页
在FPGA的功能测试领域,频繁地对被测FPGA进行多次配置是必要的,然而传统的ATE系统通常缺乏直接支持FPGA程序下载所需的硬件配置和软件功能。传统的专用下载电缆虽然可行,但其配置速度慢,且需要在测试过程中多次手动更换配置程序,这些都... 在FPGA的功能测试领域,频繁地对被测FPGA进行多次配置是必要的,然而传统的ATE系统通常缺乏直接支持FPGA程序下载所需的硬件配置和软件功能。传统的专用下载电缆虽然可行,但其配置速度慢,且需要在测试过程中多次手动更换配置程序,这些都限制了测试效率和自动化程度。为了解决这一问题,设计了基于ATE的FPGA自动重配置系统。系统以FPGA为核心,USB与I/O口为通讯接口,大容量eMMC为存储芯片,通过USB接口与上位机数据通信,I/O口接收ATE命令并将存储模块中的对应配置数据以并行从模式配置到被测FPGA。实验结果表明,能够有效地实现对Xilinx公司不同型号FPGA芯片的多重、快速和自动的重配置,具有很好的通用性,减少了测试时间和成本。 展开更多
关键词 FPGA ATE 自动重配置 eMMC 通用性
在线阅读 下载PDF
基于FPGA的国产元器件测试平台的设计与应用
14
作者 常宏磊 李杰 +1 位作者 夏俊辉 于海波 《舰船电子工程》 2025年第5期162-166,180,共6页
随着我国在军事装备等重要领域对进口元器件实现国产替代的需求越来越紧迫,为了筛选符合替代要求的国产元器件,需要对其进行可靠性验证,提出一种“母板+子板”的测试系统,以FPGA为主控芯片控制对国产元器件的验证测试,采用WiFi传输技术... 随着我国在军事装备等重要领域对进口元器件实现国产替代的需求越来越紧迫,为了筛选符合替代要求的国产元器件,需要对其进行可靠性验证,提出一种“母板+子板”的测试系统,以FPGA为主控芯片控制对国产元器件的验证测试,采用WiFi传输技术实现上位机对测试平台远程监控以及测试数据的快速上传,满足低成本、高集成的设计要求。最后以国产器件SF7511MD为验证对象,实现了对其基本功能及关键参数的测试,试验结果表明:器件多路通道通断功能正常,通道间隔离度、串扰处于合理范围,在高低温等恶劣环境下工作状态良好。验证了该测试方案的的可行性,表明该测试平台具有一定的工程应用价值。 展开更多
关键词 国产元器件 FPGA 板级测试 DDS 测试系统 WIFI
在线阅读 下载PDF
基于FPGA的集成电路测试方法研究
15
作者 李华 曹晓斌 《通信电源技术》 2025年第4期34-36,共3页
为提升集成电路测试的覆盖率和精度,提出基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的集成电路测试方法。首先介绍FPGA的结构与优势,其次详细描述基于FPGA的测试系统的硬件和软件架构,最后系统化地阐述集成电路测试流程... 为提升集成电路测试的覆盖率和精度,提出基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的集成电路测试方法。首先介绍FPGA的结构与优势,其次详细描述基于FPGA的测试系统的硬件和软件架构,最后系统化地阐述集成电路测试流程,包括被测器件(Device Under Test,DUT)与FPGA的连接、测试向量生成、测试执行过程以及测试结果的分析与验证。测试结果表明,设计方法可以高效执行功能测试和故障检测,提升了测试的精度和覆盖率,适用于大规模集成电路的验证。 展开更多
关键词 现场可编程门阵列(FPGA) 集成电路 测试方法
在线阅读 下载PDF
基于FPGA的便携式射频前端测控系统设计 被引量:1
16
作者 俞利国 倪赫男 +1 位作者 张鑫 张邓 《国外电子测量技术》 2025年第1期62-72,共11页
针对射频前端测试效率低、测试覆盖率不足,以及调控功能不全、操作复杂等问题,提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的便携式射频前端测控系统设计方案。对测控系统的工作原理、硬件功能模块、软件显示... 针对射频前端测试效率低、测试覆盖率不足,以及调控功能不全、操作复杂等问题,提出了一种基于现场可编程门阵列(Field Programmable Gate Array,FPGA)的便携式射频前端测控系统设计方案。对测控系统的工作原理、硬件功能模块、软件显示界面进行了详细的设计与实现。采用FPGA作为测控系统的硬件控制枢纽,将硬件功能划分为核心处理、分布供电、功能通信、路径切换、信号接口等进行模块化设计。采用LabVIEW作为测控系统的软件编程语言,实现生产测试和装备调控的上位机软件界面设计。经系统验证表明该测控系统可通过上位机软件界面与核心处理模块制定的通信协议进行数据交互,控制各信号传输路径和接口模块的连接关系。切换至测试模式下可以对射频前端的增益、功率等参数进行数据采集、分析处理、显示及存储,相比专用测试机配套的控制模块和对应的测试软件无法单独移植使用的局限性,该测控系统可柔性化应用于生产测试场景;切换至调控模式下可以对射频前端的波束合成、ID码识别等进行功能控制、完好自检,相比专用装备调控系统不具备分模块调控功能的局限性,该测控系统可通用化应用于装备调控场景。该测控系统可以实现射频前端的生产测试和装备调控的兼容,满足此次测控功能要求,且便于携带,具有很好的工程应用价值。 展开更多
关键词 现场可编程门阵列 射频前端 测控系统 模块 信号
原文传递
ATE在FPGA测试中的应用与优化研究
17
作者 安翔 黄健 +2 位作者 李岱林 陈诚 王建超 《中国集成电路》 2025年第7期73-77,共5页
现场可编程门阵列(Field Programmable Gate Array,FPGA)芯片因其体积小、能耗低、性能好和可反复编程等优点已成为电子系统设计的主流。随着芯片复杂度和集成度越来越高,对于电子元器件的可靠性试验和筛选的要求也越来越高,FPGA的测试... 现场可编程门阵列(Field Programmable Gate Array,FPGA)芯片因其体积小、能耗低、性能好和可反复编程等优点已成为电子系统设计的主流。随着芯片复杂度和集成度越来越高,对于电子元器件的可靠性试验和筛选的要求也越来越高,FPGA的测试需求变得尤为迫切。以Xilinx公司的XC7VX690T系列FPGA芯片为研究对象,以“分治法”和“一维阵列”为基本测试思路,对该FPGA芯片可编程逻辑模块(CLB)和输入输出模块(IOB)的内部结构和功能特性进行深入分析和探讨,并通过在Advantest公司V93000自动测试设备上实现最大矢量深度扩展,验证了所提出的测试方法的可行性。 展开更多
关键词 FPGA测试 ATE 配置矢量 XILINX
在线阅读 下载PDF
光端机话音业务自动测试方案
18
作者 邹琴 梁桂胜 秦莫萍 《上海计量测试》 2025年第6期30-35,共6页
文章提出一种基于FPGA+MCU架构的光端机话音功能自动化测试方案,有效解决传统人工测试效率低、一致性差、测试连接复杂操作不便等问题。该方案通过高准确度音频采集系统、采用模块化设计,支持多路话音同步测试,构建了完整的自动化测试环... 文章提出一种基于FPGA+MCU架构的光端机话音功能自动化测试方案,有效解决传统人工测试效率低、一致性差、测试连接复杂操作不便等问题。该方案通过高准确度音频采集系统、采用模块化设计,支持多路话音同步测试,构建了完整的自动化测试环境,满足高效测试需求。实际测试表明,系统能够显著提升测试效率,降低人工成本,提高测试准确度,简化测试流程。为产品质量控制和性能优化提供了可靠的数据支持。研究成果为通信设备自动化测试提供了创新性的解决方案,具有重要的工程应用价值。 展开更多
关键词 光端机 自动化测试 现场可编程逻辑门阵列+微控制器 话音测试 语音识别 语音合成
在线阅读 下载PDF
一种用于FPGA测量时钟延迟的方法
19
作者 闫华 匡晨光 +2 位作者 陈波寅 刘彤 崔会龙 《电子与封装》 2025年第11期41-49,共9页
时钟是现场可编程门阵列(FPGA)电路中关键的一部分,目前其测试方法存在误差较大、测试用例搭建困难等问题。根据现有FPGA架构,提出一种新的测试方法,将待测试部分时钟延迟转换成输出时钟的占空比。研究结果显示,新的测试方法成功屏蔽了... 时钟是现场可编程门阵列(FPGA)电路中关键的一部分,目前其测试方法存在误差较大、测试用例搭建困难等问题。根据现有FPGA架构,提出一种新的测试方法,将待测试部分时钟延迟转换成输出时钟的占空比。研究结果显示,新的测试方法成功屏蔽了外部测试设备带来的误差干扰,降低了测试用例的搭建难度,极大地提高了芯片中时钟延迟的测试范围,并为FPGA搭建一个精准的时序库提供了有力保障。 展开更多
关键词 FPGA时序库 FPGA架构 时钟测试
在线阅读 下载PDF
DAC动态性能测试研究
20
作者 张亭亭 韦纯进 廖勇 《计算机与数字工程》 2025年第12期3386-3391,共6页
论文针对一款国产12位4通道DAC芯片,设计了基于FPGA的评估测试系统。主要包括FPGA实现的数字信号发生器,台式分立仪表以及被测芯片测试评估板。主要测试评估了ATE测试难以完成的参数,如尖峰脉冲干扰,小信号幅频响应、宽带噪声、串扰等... 论文针对一款国产12位4通道DAC芯片,设计了基于FPGA的评估测试系统。主要包括FPGA实现的数字信号发生器,台式分立仪表以及被测芯片测试评估板。主要测试评估了ATE测试难以完成的参数,如尖峰脉冲干扰,小信号幅频响应、宽带噪声、串扰等。试验表明,该测试系统性能稳定可靠,具有较强的适应性,完全满足工程应用需要。 展开更多
关键词 DAC 测试系统 FPGA 性能评估
在线阅读 下载PDF
上一页 1 2 35 下一页 到第
使用帮助 返回顶部