期刊文献+
共找到367篇文章
< 1 2 19 >
每页显示 20 50 100
基于FPGA的超高分辨率LCoS MIPI协议层测试方法
1
作者 马飞 赵博华 黄苒 《中国集成电路》 2025年第11期88-95,共8页
针对传统国际MIPI协议层测试场景单一、成本高等问题,以及超高分辨率液晶覆硅(LCoS)微显示系统对高带宽和可靠性需求的挑战,本文提出一种基于现场可编程门阵列(FPGA)的自包含式MIPI协议层测试方法。在单芯片FPGA上实现硬件在环闭环,集... 针对传统国际MIPI协议层测试场景单一、成本高等问题,以及超高分辨率液晶覆硅(LCoS)微显示系统对高带宽和可靠性需求的挑战,本文提出一种基于现场可编程门阵列(FPGA)的自包含式MIPI协议层测试方法。在单芯片FPGA上实现硬件在环闭环,集成结构化随机序列生成器、MIPI发送端、接收端和实时比对模块。实验结果表明,在美国Lattice公司的CrossLink-NX FPGA上系统成功生成并验证了MIPI数据包,误差信号始终为低电平,有效验证了方案的可靠性。该方法成本低、集成度高,可满足超高分辨率LCoS等微显示领域的高速协议验证需求,为串行接口测试提供高效方案。 展开更多
关键词 超高分辨率LCoS fpga mipi协议 随机化测试 协议验证
在线阅读 下载PDF
手机摄像头MIPI-PHY的FPGA实现与显示 被引量:8
2
作者 张赫 李刚 张叶 《液晶与显示》 CAS CSCD 北大核心 2014年第4期553-558,共6页
目前高端手机摄像头均为MIPI接口,该接口信号不能直接通过FPGA或DSP采集。但随着仪器设备的小型化趋势和手机摄像头性能的不断提高,使得在某些军事、工业设备上使用手机摄像头成为重要的方案之一。为了让手机摄像头在上述领域使用,本文... 目前高端手机摄像头均为MIPI接口,该接口信号不能直接通过FPGA或DSP采集。但随着仪器设备的小型化趋势和手机摄像头性能的不断提高,使得在某些军事、工业设备上使用手机摄像头成为重要的方案之一。为了让手机摄像头在上述领域使用,本文设计了一种可以接收并处理MIPI信号的通用MIPI-PHY。选择适合的FPGA,设计电气匹配和管脚约束来采集专用电平的信号;再根据信号协议,将混叠了各种信息的MIPI信号进行处理,分离出行、场同步信号,进行时序整合;根据整合后的信息将图像信号解码成通用的LVCMOS信号并进行成像实验。在帧频为22fps、像素分辨率3 264×2 448时成像质量高、无畸变、长时间连续成像无丢帧现象,证明了该设计的可靠性和稳定性。同时程序可移植性强、输出为并行信号,满足开发人员的使用要求,已应用到某些具体项目中。 展开更多
关键词 手机摄像头 mipi PHY fpga
在线阅读 下载PDF
基于FPGA的MIL-STD-1553B总线接口曼彻斯特编解码设计 被引量:1
3
作者 王彦朋 李鑫 王晓君 《通信与信息技术》 2025年第3期79-83,94,共6页
MIL-STD-1553B是一种广泛应用于航空航天领域的数字通信总线标准,用于在飞行器和地面设备之间进行数据通信。它的特点是高可靠性、抗干扰能力强以及数据传输速度适中。在1553B总线中,数据采用曼彻斯特码进行传输,以确保数据的可靠性和... MIL-STD-1553B是一种广泛应用于航空航天领域的数字通信总线标准,用于在飞行器和地面设备之间进行数据通信。它的特点是高可靠性、抗干扰能力强以及数据传输速度适中。在1553B总线中,数据采用曼彻斯特码进行传输,以确保数据的可靠性和完整性。基于FPGA的MIL-STD-1553B总线接口曼彻斯特编解码设计旨在实现对MILSTD-1553B总线数据的可靠编解码。该设计通过使用FPGA芯片,结合曼彻斯特编解码算法和奇偶校验机制,实现了对1553B总线数据的高效处理。接收端负责将串行数据解码为并行数据,并进行校验以确保数据的准确性,而发送端则负责将并行数据编码为符合标准的串行数据,并添加必要的同步头和校验位。这种设计能够满足航空航天等领域对于1553B总线通信的严格要求,提高了数据传输的可靠性和稳定性。在深入分析1553B总线接口的基础上,使用Verilog语言实现曼彻斯特编解码器的工作原理、工作过程、逻辑设计及仿真验证。 展开更多
关键词 fpga 曼彻斯特编解码 1553B协议 VERILOG
在线阅读 下载PDF
基于FPGA的实时MIPI CSI-2图像采集与处理系统 被引量:17
4
作者 李先友 赵曙光 +1 位作者 段永成 王建强 《电子技术应用》 2019年第1期97-100,共4页
针对目前移动嵌入式领域中广泛使用的MIPI CSI-2接口,设计了一种基于Lattice FPGA的实时图像采集与处理系统,实现了高清图像采集、Bayer格式转换、图像缩放、图像倒置和饱和度调整等多种功能。通过对系统进行功能验证与测试,表明系统可... 针对目前移动嵌入式领域中广泛使用的MIPI CSI-2接口,设计了一种基于Lattice FPGA的实时图像采集与处理系统,实现了高清图像采集、Bayer格式转换、图像缩放、图像倒置和饱和度调整等多种功能。通过对系统进行功能验证与测试,表明系统可以稳定地采集1080p60的图像数据,并完成相关的图像处理功能,具有一定的实用价值。相对于其他平台,采用FPGA具有实时性高,功耗和成本低以及系统升级方便等优势。 展开更多
关键词 mipi CROSSLINK fpga 图像采集与处理
在线阅读 下载PDF
基于FPGA的MIPI CSI-2图像采集系统设计 被引量:10
5
作者 刘博熙 刘一清 《电子测量技术》 2020年第6期169-173,共5页
随着图像传感器分辨率及数据传输速率的提高,其传输接口由并行DVP接口逐渐转变为MIPI CSI-2接口。然而,目前国内学者较少针对该接口设计图像采集系统。基于此,提出了一套基于MIPI CSI-2接口的图像采集系统的解决方案。该设计采用自主设... 随着图像传感器分辨率及数据传输速率的提高,其传输接口由并行DVP接口逐渐转变为MIPI CSI-2接口。然而,目前国内学者较少针对该接口设计图像采集系统。基于此,提出了一套基于MIPI CSI-2接口的图像采集系统的解决方案。该设计采用自主设计的软硬件平台开发,以安森美公司的AR1337 CMOS图像传感器为视频源,采用Xilinx公司的FPGA作为核心处理器,利用其强大的并行处理能力,实现MIPI CSI-2数据接收、协议解析、图像格式转换以及视频输出等操作。经测试,该设计支持的最大视频分辨率为1920×1080,从采集到输出端显示总延时小于100 ms,满足图像采集系统对实时性的需求,为如今越来越广泛的超高清视频应用场景提供了一个完整的解决方案。 展开更多
关键词 fpga mipi CSI-2 图像采集系统
原文传递
基于FPGA的可调节OFDM发射机设计与实现
6
作者 王晓君 刘安 《现代电子技术》 北大核心 2025年第17期29-34,共6页
正交频分复用系统参数众多、设计灵活,可以根据不同用途、信道环境设计出很多不同的OFDM系统。传统的发射机设计采用确定的码率对信道进行编码,并使用众多数字调制方式中的一种对数据进行调制以实现单一速率的发射机设计。在此基础上,... 正交频分复用系统参数众多、设计灵活,可以根据不同用途、信道环境设计出很多不同的OFDM系统。传统的发射机设计采用确定的码率对信道进行编码,并使用众多数字调制方式中的一种对数据进行调制以实现单一速率的发射机设计。在此基础上,考虑到信号传输面对的情况复杂多变且突发事件较多,结合多种编码与调制技术实现速率可调节的OFDM发射系统。基带部分采用IEEE 802.11a协议中OFDM帧格式设计搭建基带信号传输系统,完成时序仿真。射频部分通过软件完成AD9361寄存器的配置,实现AD9361软件无线电模块与Zynq-7000开发板之间实时的OFDM信号传输。可调节的编码调制方案和高灵活性AD9361射频芯片增强了软件无线电平台的可移植性,简化了OFDM发射端机的硬件设计,具有广阔的应用前景。 展开更多
关键词 可调节OFDM IEEE 802.11a协议 软件无线电 fpga AD9361 ZYNQ-7000
在线阅读 下载PDF
基于FPGA的CAN FD控制器的设计与验证
7
作者 罗旸 何志豪 《电子与封装》 2025年第9期56-62,共7页
CAN FD总线协议作为新一代汽车总线网络的核心通信技术,在提升传输速率和扩展数据场长度方面展现出显著优势。然而,现有CAN FD控制器普遍采用封闭式IP核,协议栈不可见,严重制约了网络系统的自主可控性。针对这一问题,提出一种基于FPGA... CAN FD总线协议作为新一代汽车总线网络的核心通信技术,在提升传输速率和扩展数据场长度方面展现出显著优势。然而,现有CAN FD控制器普遍采用封闭式IP核,协议栈不可见,严重制约了网络系统的自主可控性。针对这一问题,提出一种基于FPGA实现的CAN FD控制器设计方案。该设计兼容CAN标准,新增了CRC17和CRC21循环冗余校验算法,为数据传输的准确性增加了双重保障。设计的CAN FD控制器与现有的CAN FD封闭式IP核相比,资源占用率更少,功耗更低。仿真结果显示,可以正常通过上位机与FPGA进行CAN FD总线协议通信,该设计能够实现自定义调整,灵活性高,可以达到预期的效果且具有实用价值。 展开更多
关键词 fpga Verilog HDL CAN FD总线协议
在线阅读 下载PDF
基于FPGA的MIPI CSI-2图像采集系统设计 被引量:2
8
作者 赵清壮 《价值工程》 2015年第29期84-85,共2页
阐述一种基于FPGA的MIPI CSI-2接口高清摄像头图像采集系统设计,该设计用FPGA实现当前应用广泛的MIPI高清CCD采集,并提供LCD屏、USB两路输出,数据传输稳定可靠,把MIPI接口摄像头应用到更广泛的其他电路系统中,加快系统开发,节省成本。
关键词 mipi CSI-2 图像采集 fpga
在线阅读 下载PDF
基于Modbus UDP协议与FPGA的多设备测控系统 被引量:1
9
作者 黄战华 胡朝政 +1 位作者 王康年 龙子洋 《仪表技术与传感器》 北大核心 2025年第1期56-60,84,共6页
为了满足多设备测控系统日益增长的数据吞吐率和系统高集成度、高灵活性的要求,设计了一套基于Modbus UDP协议与FPGA的系统。系统包含上位机、下位机2个子系统,通过Modbus UDP协议通讯。下位机子系统以FPGA为核心,总线架构和模块化的程... 为了满足多设备测控系统日益增长的数据吞吐率和系统高集成度、高灵活性的要求,设计了一套基于Modbus UDP协议与FPGA的系统。系统包含上位机、下位机2个子系统,通过Modbus UDP协议通讯。下位机子系统以FPGA为核心,总线架构和模块化的程序设计保证系统升级灵活性和通讯可靠性;上位机子系统软件基于PC平台,集成自动化测控功能,对采集数据进行建模展示和数据管理。实验结果表明系统通信稳定可靠。系统具有集成度高、维护便利、易升级且通信速率高的特点,为多设备测控系统提供了一套可行的解决方案。 展开更多
关键词 fpga Modbus UDP协议 测控系统 多设备控制
在线阅读 下载PDF
基于FPGA高速Serdes接口的收发模块握手协议设计 被引量:3
10
作者 刘正强 洪徐健 孙卫红 《电子科技》 2025年第3期82-87,共6页
为提升FPGA(Field Programmable Gate Array)高速Serdes通讯稳定性,实时监控其通讯状态,文中设计了一种基于K码控制字符的通讯协议。创建标志用户数据帧起始的动态SOF(Start of Frame)和标志结束的静态EOF(End of Frame)两种K码控制字符... 为提升FPGA(Field Programmable Gate Array)高速Serdes通讯稳定性,实时监控其通讯状态,文中设计了一种基于K码控制字符的通讯协议。创建标志用户数据帧起始的动态SOF(Start of Frame)和标志结束的静态EOF(End of Frame)两种K码控制字符,有利于通讯的连续性检测。创建TLINK(Transmit Link)、BLINK(Back Link)的K码控制字符,其中TLINK控制字符在Serdes的发送端进行定期发送,接收端收到TLINK控制字符后,控制本方的Serdes发送端优先输出BLINK控制字符进行应答,以建立通讯双方之间的握手关系,有利于通讯的超时和状态检测。校验独立于SOF、EOF之间的用户数据,进行CRC32(Cyclic Redundancy Check32)计算,有利于通讯的误码检测。实验结果表明,该协议可实现对Serdes链路的丢帧数量、误码数量、超时数量及通讯断开时长进行准确监控,最小时间精度为10μs。 展开更多
关键词 fpga SERDES 收发模块 K码 握手协议 通讯监控SOF EOF
在线阅读 下载PDF
基于FPGA的机载视频处理与传输系统
11
作者 路遥 孟德旭 +3 位作者 赵建宁 李海龙 申艳涛 刘颖 《集成电路与嵌入式系统》 2025年第10期38-46,共9页
针对SoC平台在机载环境中专业视频传输能力欠缺的问题,设计并实现了基于RK3588与FPGA协同工作的机载视频处理与传输系统。系统以RK3588为核心处理单元,完成视频流的实时采集、目标检测与图像处理,并通过MIPI-DSI2接口将处理结果传输至F... 针对SoC平台在机载环境中专业视频传输能力欠缺的问题,设计并实现了基于RK3588与FPGA协同工作的机载视频处理与传输系统。系统以RK3588为核心处理单元,完成视频流的实时采集、目标检测与图像处理,并通过MIPI-DSI2接口将处理结果传输至FPGA模块。考虑到MIPI-DSI2接口不具备远距离、高干扰场景下传输的能力,FPGA端引入三帧缓存机制并完成图像格式转换与SDI编码,以生成符合SMPTE标准的视频流输出,有效保障复杂机载环境下的图像传输质量与系统稳定性。 展开更多
关键词 fpga 机载视频处理系统 RK3588 SDI mipi-DSI2
在线阅读 下载PDF
基于FPGA的FT3速率自适应解码技术及系统
12
作者 韦晓波 吴灵华 《电工技术》 2025年第23期215-217,共3页
电力系统内设备厂商众多,设备接口速率存在差异,为适应不同传输速率的FT3通信,提出了一种基于FPGA的FT3自适应解码技术及系统。该技术和系统利用FT3协议中的空闲码流,自适应地识别出FT3报文的波特率,进而解码FT3报文,解决了不同传输速率... 电力系统内设备厂商众多,设备接口速率存在差异,为适应不同传输速率的FT3通信,提出了一种基于FPGA的FT3自适应解码技术及系统。该技术和系统利用FT3协议中的空闲码流,自适应地识别出FT3报文的波特率,进而解码FT3报文,解决了不同传输速率的FT3通信无法解码的问题,减少了工程现场更改传输速率的参数配置操作,提高了装置的兼容性和智能化,有利于不同厂家装置间的FT3通信。 展开更多
关键词 fpga FT3协议 速率自适应 解码
在线阅读 下载PDF
基于MCU+FPGA异构系统的通信协议设计与实现
13
作者 谭家鑫 刘畅 +2 位作者 王山虎 李阳 朱守园 《航空计算技术》 2025年第5期122-128,共7页
航空电子系统中,基于MCU与FPGA异构架构的集成模块需同步处理多外设信号并支持多总线协议并行传输。然而,现有研究在通信协议优化及多任务协同设计方面缺乏探讨。针对该问题,以航空控制器通用模块为对象,设计了一种高扩展性MCU-FPGA分... 航空电子系统中,基于MCU与FPGA异构架构的集成模块需同步处理多外设信号并支持多总线协议并行传输。然而,现有研究在通信协议优化及多任务协同设计方面缺乏探讨。针对该问题,以航空控制器通用模块为对象,设计了一种高扩展性MCU-FPGA分层通信协议及基于μC/OS-Ⅲ实时操作系统的实时调度架构,实现多外设动态管控与多总线批量传输。测试表明,系统可稳定完成混合总线数据解析与外设实时监控。 展开更多
关键词 MPC5646C 微控制器单元 fpga SPI协议 通信协议 μC/OS-Ⅲ 实时操作系统
在线阅读 下载PDF
基于LabVIEW+FPGA的机器视觉检测系统设计
14
作者 刘继祥 陈光威 《工业控制计算机》 2025年第5期49-50,53,共3页
为了对重要产品相关参数信息加密,又要方便用户查阅该产品参数信息,以LabVIEW+FPGA为基础,提出了一种机器视觉检测系统的设计方法。该系统上位机采用机器视觉软件LabVIEW或微信小程序,其中LabVIEW除了完成产品信息AES加密并生成二维码外... 为了对重要产品相关参数信息加密,又要方便用户查阅该产品参数信息,以LabVIEW+FPGA为基础,提出了一种机器视觉检测系统的设计方法。该系统上位机采用机器视觉软件LabVIEW或微信小程序,其中LabVIEW除了完成产品信息AES加密并生成二维码外,还具有识别二维码图像并解密后显示的功能,微信小程序通过调用wx.scanCode函数获取手机相机中的图像信息、解密后显示二维码内容;下位机以KINTEX-7芯片XC7K325为核心,上位机调用Vision Development模块,接收视频信息,识别解密后显示。系统通过对产品信息进行AES加解密,实现产品信息加密要求;微信小程序既实现客户快速、高效获取产品信息需求,又兼具信息加密特性。 展开更多
关键词 LabVIEW+fpga AES加密 QR code 微信小程序 机器视觉 UVC协议
在线阅读 下载PDF
基于PTP的FM导频信号相位同步校准技术及其FPGA实现研究
15
作者 何波 《电声技术》 2025年第10期162-165,共4页
为解决调频(Frequency Modulation,FM)广播多发射站导频信号相位不一致导致的问题,提出并实现一种基于精确时间协议(Precision Time Protocol,PTP)的导频相位同步校准技术,在现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)... 为解决调频(Frequency Modulation,FM)广播多发射站导频信号相位不一致导致的问题,提出并实现一种基于精确时间协议(Precision Time Protocol,PTP)的导频相位同步校准技术,在现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)平台上集成PTP时钟同步、导频信号提取、数控振荡器(Numerically Controlled Oscillator,NCO)本地参考生成以及坐标旋转数字计算(Coordinate Rotation Digital Computer,CORDIC)相位差计算等关键模块,并通过数字锁相环(Phase Locked Loop,PLL)控制实现多节点导频相位的实时校正。实验结果表明,所提方法能够有效抑制相位偏差,提升立体声广播跨覆盖区切换时的连贯性和音质稳定性,为多扬声器阵列、远程录音等电声系统的分布式相位同步提供可行的参考路径。 展开更多
关键词 精确时间协议(PTP) 导频相位同步 现场可编程逻辑门阵列(fpga)
在线阅读 下载PDF
基于FPGA的高速模拟信号采集卡设计 被引量:6
16
作者 姚从潮 王新民 +1 位作者 黄誉 王首斌 《计算机测量与控制》 CSCD 北大核心 2011年第10期2574-2577,共4页
测试系统中的信号采集是系统的一个重要环节;文章提出了一种基于FPGA的高速模拟信号采集卡,采用Verilog HDL实现FPGA内部逻辑电路设计,采用AD7938实现ADC采样模块;总线选择BLVDS,FPGA完成BLVDS总线上数据的接收、发送以及数据的缓存,上... 测试系统中的信号采集是系统的一个重要环节;文章提出了一种基于FPGA的高速模拟信号采集卡,采用Verilog HDL实现FPGA内部逻辑电路设计,采用AD7938实现ADC采样模块;总线选择BLVDS,FPGA完成BLVDS总线上数据的接收、发送以及数据的缓存,上位机指令和板卡反馈数据依照Modbus协议进行传输,C8051F120完成对FPGA内部BLVDS接收电路缓存数据的读取,根据上位机指令对AD7938控制寄存器以及影子寄存器进行控制,并启动BLVDS驱动电路完成数据的发送;实验结果表明:通信速度快、稳定、可靠,电压采集的结果控制在±0.10V允许范围内。 展开更多
关键词 BLVDS fpga MODBUS协议 信号采集
在线阅读 下载PDF
基于FPGA与PCIe的回波模拟器采集组件设计 被引量:1
17
作者 李森 王建明 唐吉林 《空天预警研究学报》 2025年第1期67-73,共7页
针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平... 针对雷达回波模拟器采集组件控制器局域网(CAN)通信接口总线利用率不高的问题,提出一种“流水型指令、数据配置+自动读取”的回波模拟器采集组件设计方法.采用8片模数转换器(ADC)芯片,对8个通道的数据进行并行实时采样;采用快速中值平均滤波算法,达到ADC数据滤波低延时的要求;针对回波模拟器采集组件用户数据报(UDP)协议通信功能,设计支持10/100/1000 Mbps三速自适应的以太网UDP协议栈.最后将该方法在现场可编程门阵列(FPGA)上进行设计与实现.实际测试结果表明:CAN通信接口的总线利用率由原有的42.29%提升到79.80%;ADC数据的滤波延迟仅为一个时钟周期,且相位对齐;UDP协议栈通信功能正确满足设计要求. 展开更多
关键词 现场可编程门阵列 外设组件互连扩展总线 控制器局域网通信 快速中值滤波 UDP协议栈
在线阅读 下载PDF
FPGA设计中的亚稳态研究 被引量:27
18
作者 黄隶凡 郑学仁 《微电子学》 CAS CSCD 北大核心 2011年第2期265-268,273,共5页
探讨了亚稳态的产生机制,对FPGA设计中的亚稳态进行分析,针对FPGA设计中的亚稳态问题,给出了一系列行之有效的解决方法。提供的设计技巧和优化手段在实践中可以很好地抑制亚稳态,提高系统可靠性。
关键词 亚稳态 fpga 同步器 握手协议 异步FIFO
原文传递
基于FPGA的万兆以太网UDP_IP硬件协议栈设计与实现 被引量:9
19
作者 董永吉 王钰 袁征 《计算机应用研究》 CSCD 北大核心 2022年第8期2465-2468,共4页
针对传统基于软件的协议栈无法满足高速数据传输处理需求的问题,提出了一种基于硬件加速的UDP协议栈设计方案,该方案基于硬件高效并行的特点,实现了UDP/IP协议栈,满足了万兆以太网数据高带宽传输的需求。通过实际测试表明,该设计最高可... 针对传统基于软件的协议栈无法满足高速数据传输处理需求的问题,提出了一种基于硬件加速的UDP协议栈设计方案,该方案基于硬件高效并行的特点,实现了UDP/IP协议栈,满足了万兆以太网数据高带宽传输的需求。通过实际测试表明,该设计最高可以达到9.32 Gbps传输速率,满足10 Gbps带宽下线速处理的需求,与传统软件实现相比,处理能力更接近理论极限。 展开更多
关键词 fpga 万兆以太网 硬件协议栈 UDP协议
在线阅读 下载PDF
基于FPGA的高速串行数据收发接口设计 被引量:17
20
作者 刘安 禹卫东 +1 位作者 马小兵 吕志鹏 《电子技术应用》 北大核心 2017年第6期48-51,共4页
针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验... 针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明,这种串行传输方式不仅解决了并行传输所带来的诸多问题,还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。 展开更多
关键词 高速串行协议 JESD204B 数据传输接口设计 fpga 模数/数模转换器
在线阅读 下载PDF
上一页 1 2 19 下一页 到第
使用帮助 返回顶部