RISC-V作为一种新兴的开源精简指令集架构,是后摩尔时代处理器技术发展与创新的关键之一.浮点求和与点积运算是数值运算的基础组成部分,在众多领域应用广泛.目前RISC-V架构尚未适配兼具高精度和高效率的求和与点积运算算法,这是因为现...RISC-V作为一种新兴的开源精简指令集架构,是后摩尔时代处理器技术发展与创新的关键之一.浮点求和与点积运算是数值运算的基础组成部分,在众多领域应用广泛.目前RISC-V架构尚未适配兼具高精度和高效率的求和与点积运算算法,这是因为现有优化方案难以良好地平衡运算精度和效率,要么侧重于低精度算法效率,要么通过牺牲效率实现高精度运算.本文利用RVV(RISC-V Vector instruction set extension,RVV)矢量扩展指令,设计并实现了一种基于无误差变换技术的高效、高精度求和与点积算法.首先避免使用规约指令以防止运算精度降低,实现并优化两类运算基于RVV的向量化算法;其次根据算法中的数据依赖关系,对寄存器配置参数进行优化.最后针对算法核心步骤进行汇编优化,增加指令级并行度,提高流水线利用率.实验结果表明,与两类运算操作的原始算法相比,优化后的算法运算效率分别提高了4.4和4.2倍.优化后的算法与多精度库MPFR中的四精度算法有相同精度,但其运算效率明显优于后者,其计算速度与OpenBLAS的双精度计算速度相当.展开更多
针对传统硬件描述语言(Verilog/VHDL)实现密码算法时代码复杂性高、开发周期长且调试困难等问题,本文提出了一种基于Chisel语言的轻量级分组密码算法LBlock的硬件实现方案。利用Chisel的高级硬件构建能力,通过模块化设计和有限状态机控...针对传统硬件描述语言(Verilog/VHDL)实现密码算法时代码复杂性高、开发周期长且调试困难等问题,本文提出了一种基于Chisel语言的轻量级分组密码算法LBlock的硬件实现方案。利用Chisel的高级硬件构建能力,通过模块化设计和有限状态机控制,高效地实现了密钥扩展、加密和解密核心模块。通过在Xilinx ISE Design Suite 14.7上综合后,结果表明,基于Chisel的LBlock算法实现方案在逻辑资源消耗和工作频率上均表现出优势。最高工作频率达到250.197MHz,加密吞吐率为485.815 Mbps,与传统的Verilog实现相比,本设计在显著降低代码量的同时,吞吐率提升了55.7%,为资源受限环境下的密码硬件实现提供了一种更敏捷、高效的设计思路。展开更多
传统指令集架构(Instruction Set Architecturem,ISA)因为高昂的版权、指令复杂性和兼容性的问题,越来越限制了计算机技术广泛应用。而精简指令集计算-V(Reduced Instruction Set Computer-Five,RISC-V)是一种全新的免费开源指令集,因...传统指令集架构(Instruction Set Architecturem,ISA)因为高昂的版权、指令复杂性和兼容性的问题,越来越限制了计算机技术广泛应用。而精简指令集计算-V(Reduced Instruction Set Computer-Five,RISC-V)是一种全新的免费开源指令集,因其开放性、灵活性和高效性受到广泛关注。通过对比分析,我们揭示了RISC-V与传统指令集的区别,系统回顾了RISC-V指令集的发展历程及主要特性,重点探讨了其在不同领域中的强大潜力与广发的应用价值。展开更多
文摘RISC-V作为一种新兴的开源精简指令集架构,是后摩尔时代处理器技术发展与创新的关键之一.浮点求和与点积运算是数值运算的基础组成部分,在众多领域应用广泛.目前RISC-V架构尚未适配兼具高精度和高效率的求和与点积运算算法,这是因为现有优化方案难以良好地平衡运算精度和效率,要么侧重于低精度算法效率,要么通过牺牲效率实现高精度运算.本文利用RVV(RISC-V Vector instruction set extension,RVV)矢量扩展指令,设计并实现了一种基于无误差变换技术的高效、高精度求和与点积算法.首先避免使用规约指令以防止运算精度降低,实现并优化两类运算基于RVV的向量化算法;其次根据算法中的数据依赖关系,对寄存器配置参数进行优化.最后针对算法核心步骤进行汇编优化,增加指令级并行度,提高流水线利用率.实验结果表明,与两类运算操作的原始算法相比,优化后的算法运算效率分别提高了4.4和4.2倍.优化后的算法与多精度库MPFR中的四精度算法有相同精度,但其运算效率明显优于后者,其计算速度与OpenBLAS的双精度计算速度相当.
文摘针对传统硬件描述语言(Verilog/VHDL)实现密码算法时代码复杂性高、开发周期长且调试困难等问题,本文提出了一种基于Chisel语言的轻量级分组密码算法LBlock的硬件实现方案。利用Chisel的高级硬件构建能力,通过模块化设计和有限状态机控制,高效地实现了密钥扩展、加密和解密核心模块。通过在Xilinx ISE Design Suite 14.7上综合后,结果表明,基于Chisel的LBlock算法实现方案在逻辑资源消耗和工作频率上均表现出优势。最高工作频率达到250.197MHz,加密吞吐率为485.815 Mbps,与传统的Verilog实现相比,本设计在显著降低代码量的同时,吞吐率提升了55.7%,为资源受限环境下的密码硬件实现提供了一种更敏捷、高效的设计思路。
文摘传统指令集架构(Instruction Set Architecturem,ISA)因为高昂的版权、指令复杂性和兼容性的问题,越来越限制了计算机技术广泛应用。而精简指令集计算-V(Reduced Instruction Set Computer-Five,RISC-V)是一种全新的免费开源指令集,因其开放性、灵活性和高效性受到广泛关注。通过对比分析,我们揭示了RISC-V与传统指令集的区别,系统回顾了RISC-V指令集的发展历程及主要特性,重点探讨了其在不同领域中的强大潜力与广发的应用价值。
