期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到7篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于AD9516的宽带高动态数字中频系统采样时钟设计与应用 被引量：6
1
作者 张福洪 杨小海 栾慎吉 《电子器件》 CAS 2009年第6期1070-1073,共4页
数字中频系统中高速ADC、DAC对采样时钟有着很高的要求,对此设计了一种新的基于AD9516的CDMA2000数字中频系统采样时钟合成方案。本文在提出该数字中频系统硬件方案的基础上,介绍了AD9516芯片及其在本系统中的具体应用,给出了MCU与AD951... 数字中频系统中高速ADC、DAC对采样时钟有着很高的要求,对此设计了一种新的基于AD9516的CDMA2000数字中频系统采样时钟合成方案。本文在提出该数字中频系统硬件方案的基础上,介绍了AD9516芯片及其在本系统中的具体应用,给出了MCU与AD9516数据通信方式和芯片主要寄存器配置内容,且详细分析了时钟相位噪声和时钟抖动的测试方法。最终在对基于此时钟方案制作出来的数字中频系统PCB板仔细调试之后,测试了时钟相噪与抖动以及整个系统SNR,整体指标达到设计要求。 展开更多
关键词 数字中频 ad9516 相位噪声 时钟抖动SNR
在线阅读 下载PDF
基于AD9516的高速四通道时间交叉采样时钟的设计 被引量：10
2
作者 王和国 张玉静 刘书明 《国外电子元器件》 2008年第6期7-9,12,共4页
针对四通道时间交叉采样对时钟的严格要求,提出了使用时钟分配器AD9516给四个交叉采样的模数转换器AD9445提供四路在相位上严格相差90°的110 MHz的采样时钟。在介绍AD9516特性的基础上,详细说明了系统设计电路结构,并利用FPGA模拟... 针对四通道时间交叉采样对时钟的严格要求,提出了使用时钟分配器AD9516给四个交叉采样的模数转换器AD9445提供四路在相位上严格相差90°的110 MHz的采样时钟。在介绍AD9516特性的基础上,详细说明了系统设计电路结构,并利用FPGA模拟高速同步串行口(SPI)协议,实现了DSP利用FPGA当作桥接器件和AD9516通信。 展开更多
关键词 时间交叉采样 ad9516 FPGA SPI协议
在线阅读 下载PDF
AD9516-3时钟设计及在中频数字系统中的应用 被引量：2
3
作者 胡广洲 赵忠凯 司锡才 《应用科技》 CAS 2009年第7期28-32,共5页
高速ADC(analog to digital converter,模/数转换器)对时钟质量的要求越来越高,为此介绍了一种基于时钟同步器与抖动清除器AD9516-3的低抖动时钟设计,并分析了时钟抖动对信噪比的影响,介绍了在中频数字接收机中AD9516-3的具体设计应用,... 高速ADC(analog to digital converter,模/数转换器)对时钟质量的要求越来越高,为此介绍了一种基于时钟同步器与抖动清除器AD9516-3的低抖动时钟设计,并分析了时钟抖动对信噪比的影响,介绍了在中频数字接收机中AD9516-3的具体设计应用,引入了Signal Tap这种新的测试方法,最后测试了时钟性能,整体指标达到设计要求. 展开更多
关键词 数字接收机 时钟抖动 ad9516 Signal—Tap
在线阅读 下载PDF
基于FPGA的高速AD采样设计 被引量：22
4
作者 齐红涛 苏涛 《航空兵器》 2010年第1期35-39,共5页
随着雷达技术及现代宽带通信技术的发展,高速ADC在数字化宽带接收器的设计中起了重要作用。本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设计方案以及FPGA对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数... 随着雷达技术及现代宽带通信技术的发展,高速ADC在数字化宽带接收器的设计中起了重要作用。本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设计方案以及FPGA对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数进行测定。结果证明该设计灵活、简单、通用性强。 展开更多
关键词 FPGA 高速AD ad9516_4有效位数
在线阅读 下载PDF
多通道光纤高速串行传输系统的设计与实现 被引量：6
5
作者 杨凯祥 陈鸿 陈一波 《仪表技术与传感器》 CSCD 北大核心 2017年第1期61-64,69,共5页
针对高精度智能仪器仪表及传感器领域中数据高速传输的要求,设计了基于Aurora协议的光纤高速串行传输系统。利用Virtex-6 FPGA生成Aurora IP核,采用AD9516时钟芯片通过编程实现误差±100 ppm的时钟输出。最后通过SFP(small form-fac... 针对高精度智能仪器仪表及传感器领域中数据高速传输的要求,设计了基于Aurora协议的光纤高速串行传输系统。利用Virtex-6 FPGA生成Aurora IP核,采用AD9516时钟芯片通过编程实现误差±100 ppm的时钟输出。最后通过SFP(small form-factor pluggable)光纤通信模块将数据由电信号转换为光信号,进行光纤高速传输,有效地提高了数据的传输速率。经实验仿真分析验证,所设计的多通道光纤高速传输系统传输速率高,性能稳定。 展开更多
关键词 Aurora协议 FPGA ad9516 多通道 光纤 高速传输
在线阅读 下载PDF
全数字化PET系统时间信号基准模块设计
6
作者 涂申俊 王耘波 +1 位作者 高俊雄 谢庆国 《计算机与数字工程》 2011年第4期182-185,共4页
为了满足为全数字化PET(正电子发射断层扫描仪)系统中前端电子学模块提供时间信号基准的时钟信号的要求,采用FPGA和AD9516-4芯片设计了一种时间信号基准模块。针对时间信号基准的要求,提出了通过参考基准频率由锁相环产生高频信号,同时... 为了满足为全数字化PET(正电子发射断层扫描仪)系统中前端电子学模块提供时间信号基准的时钟信号的要求,采用FPGA和AD9516-4芯片设计了一种时间信号基准模块。针对时间信号基准的要求,提出了通过参考基准频率由锁相环产生高频信号,同时利用分频器实现了对高频时钟信号的分频,并用LVDS(低电压差分信号)模式对生成的多路时钟信号进行输出,从而获得了多路频率、相位、幅值均相同的同步时钟信号的方法。相比于其他方法实现的时钟分配模块,本方法具有高精确度,低功耗和高稳定性的特点。该模块已经在全数字化PET系统中使用,验证了该模块具有高精确度和高稳定性的特点。 展开更多
关键词 时间信号基准 时钟分配 ad9516-4 锁相环 同步时钟信号
在线阅读 下载PDF
高速并联ADC芯片采集系统设计
7
作者 肖笑玮 刘亚斌 《测试技术学报》 2013年第4期326-330,共5页
介绍了一种基于并联ADC芯片结构方式,实现了一种通用的、用相对较低速的ADC器件实现较高采样频率的数据采集系统的设计方法.所设计的系统以FPGA为核心器件,通过采用并联的两片AD9254模拟转换芯片作为一个数据采集通道,利用时钟芯片AD951... 介绍了一种基于并联ADC芯片结构方式,实现了一种通用的、用相对较低速的ADC器件实现较高采样频率的数据采集系统的设计方法.所设计的系统以FPGA为核心器件,通过采用并联的两片AD9254模拟转换芯片作为一个数据采集通道,利用时钟芯片AD9516-3进行时钟时序分配,控制两片AD9254芯片轮询采样.实验结果验证了用两片150 MHz采样频率的ADC器件并联工作,能够使数据采集系统达到300MHz的采样频率,并能准确测试72 MHz的输入信号. 展开更多
关键词 数据采集 并联ADC结构 轮询采样 ad9516 AD9254
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部