中点采样模拟数字混合乘法器的研究 被引量：9

1

作者 王学伟 梁原华 +1 位作者 颜秉国 董哲 《仪器仪表学报》 EI CAS CSCD 北大核心 1992年第4期358-363,共6页

本文提出了一种信号等区间分割、中点采样模拟数字混合乘法器。该乘法器具有线性度高、线性范围宽、角差小、畸变波形功率测量准确、频率附加误差小、分辨率高等优点。已成功地用于DB9000型功率转换器中。

关键词 采样 模拟数字 乘法器 研究

在线阅读 下载PDF 职称材料

一种并行乘法器的设计与实现 被引量：3

2

作者 王新刚 樊晓桠 +1 位作者 李瑛 齐斌 《计算机应用研究》 CSCD 北大核心 2004年第7期135-137,共3页

根据补码的特点对Booth2算法进行了改进 ,在得到部分积的基础上 ,采用平衡的 4 2压缩器构成的Wallace树对部分积求和 ,再用专门的加法器对Wallace产生的结果进行求和得到最终结果。用Verilog硬件语言进行功能描述 ,并用Design_analyzer... 根据补码的特点对Booth2算法进行了改进 ,在得到部分积的基础上 ,采用平衡的 4 2压缩器构成的Wallace树对部分积求和 ,再用专门的加法器对Wallace产生的结果进行求和得到最终结果。用Verilog硬件语言进行功能描述 ,并用Design_analyzer对其进行综合 ,得出用这种改进Booth2算法实现的乘法器比传统的CSA阵列乘法器速度快。 展开更多

关键词 并行乘法器 Booth2 WALLACE树

在线阅读 下载PDF 职称材料

常数除法器的设计及其BIST实现 被引量：4

3

作者 丁保延 章倩苓 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2000年第5期491-495,共5页

针对 MPEG音频、AC- 3宽带音频数据压缩标准的解码过程中的要求 ,扩展了已报道的常数除法算法 [1] ,使之适于特定应用场合 .设计实现了除数为一组常数的常数除法器 .该常数除法器使用规整的单元阵列结构构成运算的主要部分 ,不仅相当节... 针对 MPEG音频、AC- 3宽带音频数据压缩标准的解码过程中的要求 ,扩展了已报道的常数除法算法 [1] ,使之适于特定应用场合 .设计实现了除数为一组常数的常数除法器 .该常数除法器使用规整的单元阵列结构构成运算的主要部分 ,不仅相当节省硅片面积 ,适于 VLSI实现需要 ,而且易于扩展 .同时针对测试和实际应用的要求 ,设计了内建自测试电路 ,使之便于嵌入整个系统 . 展开更多

关键词 常数除法器 VLSI 音频 MPEG AC-3 BIST

在线阅读 下载PDF 职称材料

一种16×16位高速低功耗流水线乘法器的设计 被引量：3

4

作者 吴明森 李华旺 刘海涛 《微电子学与计算机》 CSCD 北大核心 2003年第8期151-153,共3页

提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MH... 提出了一种16×16位的高速低功耗流水线乘法器的设计。乘法器结构采用Booth编码和Wallace树,全加器单元是一种新型的准多米诺逻辑,其性能较普通CMOS逻辑全加器有很大改善。使用0.5μmCMOS工艺模型,HSPICE模拟结果表明,在频率为150MHz条件下,电源电压3.0V,其平均功耗为11.74mW,延迟为6.5ns。 展开更多

关键词 16×16位高速低功耗流水线乘法器 设计 BOOTH编码 算术逻辑单元 乘法器

在线阅读 下载PDF 职称材料

基于RSA算法的大数乘法器设计 被引量：2

5

作者 蔡敏 史伟伟 黄明文 《半导体技术》 CAS CSCD 北大核心 2005年第8期65-68,共4页

提出了普通阵列乘法电路的改进结构和含流水线的串并乘法电路(SPM)结构。后者比基于Booth算法的n位并行乘法电路更节省资源消耗,由O(n2)降低到O(n),同时相比于n位普通移位乘法器,运算时间复杂度由的O(n2)降低到O(n),且其串行输出特性更... 提出了普通阵列乘法电路的改进结构和含流水线的串并乘法电路(SPM)结构。后者比基于Booth算法的n位并行乘法电路更节省资源消耗,由O(n2)降低到O(n),同时相比于n位普通移位乘法器,运算时间复杂度由的O(n2)降低到O(n),且其串行输出特性更适合应用于大数乘法电路。 展开更多

关键词 里维嘶特-沙米尔-阿德莱曼算法(RSA) 乘法器 集成电路 流水线

在线阅读 下载PDF 职称材料

用FPGA实现先行进位单元阵列除法器 被引量：4

6

作者 郝建新 谢剑斌 《国防科技大学学报》 EI CAS CSCD 1997年第1期66-70,共5页

介绍了用ＦＰＧＡ实现先行进位单元阵列除法器的原理及方法。本除法器在速度上不仅较软件方法快近十倍，而且较传统的硬件除法器有很大的提高；同时，利用ＦＰＧＡ设计技术，将本除法器集成在一单片的ＦＰＧＡ器件上。

关键词 FPGA 单元阵列除法器 除法器

在线阅读 下载PDF 职称材料

电流平衡式无源积分型时分割乘法器功率测量误差分析 被引量：1

7

作者 王学伟 姜圳 +1 位作者 张礼勇 费正生 《仪器仪表学报》 EI CAS CSCD 北大核心 2001年第5期530-533,536,共5页

本文以电流平衡式时分割乘法器为研究对象 ,通过建立其数学模型给出了功率测量误差的表达式 ,利用计算机仿真对其动态误差进行全面分析。文中给出各类参数变化影响的测量误差曲线图 ,总结出几点在工程实践上有用的结论。

关键词 时分割乘法器 功率测量 误差分析 模拟乘法器

在线阅读 下载PDF 职称材料

快速设计高性能有符号乘法器电路的编程语言研究 被引量：1

8

作者 焦继业 穆荣 郝跃 《电子学报》 EI CAS CSCD 北大核心 2013年第11期2256-2261,共6页

提出了一种有符号乘法器电路的编程语言,其核心思想是采用指令表示乘法器的编码器、加法器树、快速加法器等三个部分,然后经由指令描述互联关系形成乘法器.通过Lex/Yacc构成编译器,解析程序得到乘法器的Verilog代码.采用该设计语言生成... 提出了一种有符号乘法器电路的编程语言,其核心思想是采用指令表示乘法器的编码器、加法器树、快速加法器等三个部分,然后经由指令描述互联关系形成乘法器.通过Lex/Yacc构成编译器,解析程序得到乘法器的Verilog代码.采用该设计语言生成的七种典型结构的32位有符号单周期乘法器,在200MHz工作频率设定下,使用GRACE 0.18μm 1P6M工艺,进行逻辑综合、布局布线、静态时序和功耗分析.实验结果表明,这七种乘法器速度都优于Synopsys DesignWare产生的乘法器,其中由改进型Booth Radix4编码、冗余二进制加法器树和跳跃进位加法器构成的乘法器综合性能超出Synopsys Design Ware产生的乘法器达35%,因此该设计语言可应用于高性能乘法器电路快速设计应用中. 展开更多

关键词 乘法器 编程语言 编码 加法器树 快速加法器

在线阅读 下载PDF 职称材料

模拟乘法器的建模及其应用 被引量：2

9

作者 温平平 贾新章 《电子科技》 2004年第3期27-30,共4页

采用CAD技术和典型双极工艺完成模拟乘法器集成电路研制后建立了器件子电路模型,并添加到PSpice模型库中。在设计电路时,用户可以很方便地从模型库中调用子电路模型,提高了设计效率。以立方电路设计为例,介绍了模拟乘法器子电路的建模... 采用CAD技术和典型双极工艺完成模拟乘法器集成电路研制后建立了器件子电路模型,并添加到PSpice模型库中。在设计电路时,用户可以很方便地从模型库中调用子电路模型,提高了设计效率。以立方电路设计为例,介绍了模拟乘法器子电路的建模过程和调用方法。 展开更多

关键词 模拟乘法器 CAD技术 子电路模型 PSPICE 电路设计

在线阅读 下载PDF 职称材料

模拟乘法器MPY634应用中的几个问题 被引量：1

10

作者 刘书明 罗军辉 《电子科技》 2002年第7期50-53,共4页

本文介绍了模拟乘法器MPY634应用中所遇到的标尺因子（SF）的选择、偏置电平调整、输出级振荡等问题以及解决对策,以供同行参考。

关键词 应用 模拟乘法器 信号处理 MPY634 标尺因子 偏置电平 输出级振荡

在线阅读 下载PDF 职称材料

基于FPGA的阵列乘法器的设计与实现 被引量：1

11

作者 朱世宇 夏汝华 +2 位作者 甘科 刘春雷 陈小川 《自动化与仪器仪表》 2011年第4期60-61,67,共3页

先对乘法器进行了分析,然后用现场可编程门阵列(F P G A)实现了阵列乘法器,并分析了设计原理。

关键词 乘法器 现场可编程逻辑门阵列 标准硬件描述语言 电子设计自动化

在线阅读 下载PDF 职称材料

一般化全加器在阵列乘法器设计中的典型应用 被引量：2

12

作者 李澄举 《嘉应学院学报》 2006年第3期64-69,共6页

直接补码阵列乘法器是计算机提高定点乘法运算速度的重要部件,它的设计是一般化全加器的典型应用。从补码和真值的转换关系开始,深入分析了四类全加器的工作原理,提出了直接补码阵列乘法器的设计方案。

关键词 全加器 直接补码阵列乘法器 位权值

在线阅读 下载PDF 职称材料

基于ARMv4T架构指令集的乘法器设计

13

作者 陈海民 李峥 杨先文 《计算机应用研究》 CSCD 北大核心 2011年第2期587-590,共4页

针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2～5个... 针对硬件IP核的速度和面积两大性能指标,提出了基于可变执行周期的多周期乘法器设计思想,设计出一款适用于32位嵌入式微处理器的乘法器模块。该乘法器兼容ARMv4T架构的所有乘法指令,同时引入字节判断机制,可以根据操作数的特点在2～5个周期内执行完毕。采用Radix-4 Booth编码,只需两级压缩树进行部分积压缩。乘加运算的基址寄存器数据作为部分积进入压缩树,节约了一个单独的执行周期。实验结果表明,该设计占用芯片资源少,且结构简单高效。 展开更多

关键词 ARMv4T架构 乘法器 可变执行周期 Radix-4Booth编码 4-2压缩树

在线阅读 下载PDF 职称材料

动校零提高模拟乘法器精度

14

作者 潘安克 王应玲 《电子测量技术》 北大核心 1990年第4期16-20,共5页

通用集成四象限模拟乘法器的失调漂移及非线性误差,使乘、除、平方、开方等基本运算精度不高。本文提出动校零和交替运算方案,并分析了原理。笔者在应用国产LY481B(MC1595L)作有功功率测量和RMS值测量(均方根运算AC/DC变换)的实践中采用... 通用集成四象限模拟乘法器的失调漂移及非线性误差,使乘、除、平方、开方等基本运算精度不高。本文提出动校零和交替运算方案,并分析了原理。笔者在应用国产LY481B(MC1595L)作有功功率测量和RMS值测量(均方根运算AC/DC变换)的实践中采用,都取得了很好的效果;大大提高了运算精度;可以在其它非线性模拟运算中推广。 展开更多

关键词 动校零 摸拟乘法器 运算放大器

在线阅读 下载PDF 职称材料

压控三角波-方波发生器

15

作者 张锡赓 《电子技术应用》 北大核心 1989年第11期46-47,共2页

贵刊曾于1985年第9期刊登了《集成模拟乘法器的原理与应用》一文,作者是张萍迦同志。文章介绍了模拟乘法器的原理、参数和应用。应用电路之一是“频率可调的三角波-方波发生器”,电路如图1(原文图12)所示。对于这个电路有两点需要进一... 贵刊曾于1985年第9期刊登了《集成模拟乘法器的原理与应用》一文,作者是张萍迦同志。文章介绍了模拟乘法器的原理、参数和应用。应用电路之一是“频率可调的三角波-方波发生器”,电路如图1(原文图12)所示。对于这个电路有两点需要进一步讨论:其一,在电路中,当输入电压U_Y>0时电路不可能形成自激振荡;其二、振荡频率f的表达式欠妥。 展开更多

关键词 压控 三角波 方波 模拟乘法器 发生

在线阅读 下载PDF 职称材料

混频激励生物电阻抗测量系统(英文) 被引量：3

16

作者 王超 钱相臣 +2 位作者 王湘嵛 王化祥 闫勇 《仪器仪表学报》 EI CAS CSCD 北大核心 2007年第6期961-965,共5页

为获得同一时刻,不同频率下的生物电阻抗信息,本文采用混频激励模式,对生物电阻抗进行测量。为了提高系统的测量精度,本文在虚参考矢量方法与乘法解调技术相结合的测量方法基础上构建而成。系统设计中采用了模块化设计思路,并通过DSP实... 为获得同一时刻,不同频率下的生物电阻抗信息,本文采用混频激励模式,对生物电阻抗进行测量。为了提高系统的测量精度,本文在虚参考矢量方法与乘法解调技术相结合的测量方法基础上构建而成。系统设计中采用了模块化设计思路,并通过DSP实现对各个模块的控制功能。上位机软件采用VB语言编写,主要实现对下位机配置、串口通信、显示数据等功能。以阻容器件为对象,利用Agilent4294A阻抗分析仪对系统进行了标定,证明该系统具有较高精度和准确性;以人体为对象,也获得与阻抗分析仪测量结果趋势一致的生物阻抗信息。 展开更多

关键词 混频测量 乘法解调 虚参考矢量

在线阅读 下载PDF 职称材料

一种FFT蝶形处理器中的乘法器实现 被引量：3

17

作者 李彦正 《现代电子技术》 2007年第22期135-137,共3页

讨论了一种FFT结构中乘法器实现。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用改进的Wallace树型和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。... 讨论了一种FFT结构中乘法器实现。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用改进的Wallace树型和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。 展开更多

关键词 快速傅里叶变换 乘法器 改进booth算法 改进的Wallace TREE

在线阅读 下载PDF 职称材料

模拟乘法器在电视和音响中的应用 被引量：1

18

作者 俞阿龙 《电声技术》 北大核心 2002年第8期40-43,共4页

分析了双差分模拟乘法器的原理和特点。鉴于双差分模拟乘法器的特点,使其常应用于电视和音响设备的检波、鉴频、混频、解码等一系列的非线性变换电路。

关键词 电视 音响 应用 模拟乘法器 检波 鉴频 混频 解码

在线阅读 下载PDF 职称材料

具有并发结构的CMOS数字乘法器设计 被引量：1

19

作者 朱彭遐 戚肖宁 周锋 《电子学报》 EI CAS CSCD 北大核心 1990年第3期26-31,共6页

本文简要介绍了几种结构的数字乘法器。着重讨论了以大规模集成电路为基础的并发结构数字乘法器的设计和性能。给出了并发结构四位数字乘法器的功能模拟结果及CMOS工艺版图。

关键词 并发结构 CMOS 数字乘法器 设计

在线阅读 下载PDF 职称材料

一种新型视频解码器的结构设计与硬件实现 被引量：1

20

作者 华东 何军华 +1 位作者 张兆春 晏伯武 《通信技术》 2008年第12期379-381,共3页

视频解码芯片是数字电视信号接收机的关键部件,文中介绍了一种新型视频解码器的结构设计与硬件实现,详细阐述了解码器的总体框架、主要模块的功能及结构。由模拟前端模块,实现模数变换功能,梳子滤波器完成亮度和色度信号的分离,CENRDE... 视频解码芯片是数字电视信号接收机的关键部件,文中介绍了一种新型视频解码器的结构设计与硬件实现,详细阐述了解码器的总体框架、主要模块的功能及结构。由模拟前端模块,实现模数变换功能,梳子滤波器完成亮度和色度信号的分离,CENRDE模块完成色彩增强,噪声去除。增强缩放器完成隔行到逐行的变换以及缩放功能,最后输出格式模块完成显示格式的转化。结果表明本结构和设计得到较好的解码效果。 展开更多

关键词 视频解码器 硬件结构 设计

原文传递