-
题名数字电路并发差错检测的新概念
被引量：3
- 1
-
-
作者
江建慧
闵应骅
施鸿宝
-
机构
上海铁道大学计算技术研究所
中国科学院计算技术研究所CAD开放实验室
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
1999年第9期1133-1141,共9页
-
基金
国家自然科学基金
上海高等学校青年教师学术基金
中国科学院计算技术研究所 C A D 开放实验室开放课题基金
-
文摘
并发差错检测是提高数字电路与系统可信性的重要技术．文中建立了一种基本并发差错检测电路的结构模型，它由实现电路基本功能的基本功能模块和实现电路并发差错检测功能的检测器两部分级联所构成；提出了表征基于部分自校验概念的并发差错检测机制的一组新概念：精简强故障保险、精简强变量分离、精简强自校验、ｋ容错精简强故障保险、ｋ容错精简强变量分离和ｋ容错精简强自校验，并研究了数字电路并发差错检测的主要概念之间的关系；证明了用基本功能模块与检测器互连。
-
关键词
数字电路
并发差错
检测
校验
-
Keywords
partially self checking, reduced strongly fault secure, reduced strongly variable disjoint
-
分类号
TP331.206
[自动化与计算机技术—计算机系统结构]
TN790.7
[电子电信—电路与系统]
-
-
题名对数字电路扇出的影响和造成困难的分析
被引量：2
- 2
-
-
作者
梁业伟
杨志娟
石茵
魏道政
-
机构
北京工业大学计算机学院
中国科学院计算技术研究所CAD开放实验室
-
出处
《计算机学报》
EI
CSCD
北大核心
2000年第3期311-317,共7页
-
基金
国家自然科学基金!( 69773 0 0 6)
-
文摘
提出一种在 Benchmark电路中存在的隐式扇出和描述实际组合电路中扇出的一种方法 .从 D传送、赋值和冗余、难测故障等方面 ,对扇出的影响造成的困难进行了分析 ,并叙述了其影响的范围和程度 .
-
关键词
扇出
数字电路
隐式扇出
测试
-
Keywords
fau out, digital circuits, implicit fan-out
-
分类号
TN790.7
[电子电信—电路与系统]
TP331.206
[自动化与计算机技术—计算机系统结构]
-
-
题名MOS门电路测试过程中功率损耗最小化
被引量：1
- 3
-
-
作者
闫林
-
机构
广东中山学院电子系
-
出处
《微电子学与计算机》
CSCD
北大核心
2000年第2期39-41,共3页
-
文摘
MOS逻辑门电路的功率损耗与其门电路的输出翻转成正比。在测试过程中 ,输出节点反转速率远高于正常使用时 ,很容易造成电路损坏。因此 ,在测试过程中减少逻辑门输出翻转速率具有重要意义。文章提出减少MOS门输出翻转速率的一些方法 ,有助于有效解决这一问题。该方法具有实现简单、编程方便等优点。
-
关键词
功率损耗
测试码生成
MOS门电路
测试过程
-
Keywords
MOS gate,Heat dissipation,Test code generation,Output switching activity
-
分类号
TP331.206
[自动化与计算机技术—计算机系统结构]
-
-
题名一种功能级的可测试性测度
- 4
-
-
作者
向东
魏道政
陈世松
-
机构
中国科学院计算技术研究所CAD开放实验室
-
出处
《计算机学报》
EI
CSCD
北大核心
1993年第1期35-44,共10页
-
文摘
本文提出了一种功能级的可测试性测度FLTM(Functional Level Te-stability Measure).针对功能级的故障模型,FLTM引入了数据位可控性与数据通路状态可控性的概念.由于不同的故障效应可观度不一样,文中引入了故障效应可观度的概念.FLTM着重考虑了重汇聚扇出对电路可测性的影响,提出了一种加权的可测度计算方法.
-
关键词
功能级
可测试性
测度
门电路
-
Keywords
Controllability, observability, testability, fault effect observability, data path state controllability.
-
分类号
TP331.206
[自动化与计算机技术—计算机系统结构]
-
