期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到1,038篇文章
< 1 2 … 52 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
一种应用于宽带分数锁相环的快速高精度压控振荡器频率校准技术
1
作者 张磊 林敏 《工业控制计算机》 2025年第3期155-156,159,共3页
基于锁相环(Phase-Locked Loop,PLL)的宽带、低相位噪声和快速锁定频率综合器是现代无线通信和广播系统中射频收发机的重要组成部分。提出了一种适用于宽带分数锁相环的压控振荡器(Voltage-Controlled Oscillator,VCO)自动频率校准(Auto... 基于锁相环(Phase-Locked Loop,PLL)的宽带、低相位噪声和快速锁定频率综合器是现代无线通信和广播系统中射频收发机的重要组成部分。提出了一种适用于宽带分数锁相环的压控振荡器(Voltage-Controlled Oscillator,VCO)自动频率校准(Automatic Frequency Calibration,AFC)技术,其提供了在分数PLL粗调谐过程中对VCO的最优离散调谐曲线的快速和高精度的搜索,这种快速频率校准克服了传统技术的缺点和局限性,大大缩短了宽带PLL的总锁定时间。这对高性能的宽带分数PLL在大规模的生产和应用中具有重要意义。 展开更多
关键词 自动频率校准 锁相环 压控振荡器频率校准
在线阅读 下载PDF
基于数字正交锁相技术的信号分离系统
2
作者 黄小芳 章竣翔 +3 位作者 王佳伟 秦宽 陈凯 盛庆华 《电子制作》 2025年第6期16-19,共4页
本文实现了一个基于数字正交锁相技术的信号分离系统,从混合信号中快速准确地分离出原始信号。本系统以STM32H7单片机为主控制器,FPGA为协处理器。STM32H7采集混合信号,进行FFT运算获得频率和相位信息,并将其传输给FPGA。同时FPGA先通... 本文实现了一个基于数字正交锁相技术的信号分离系统,从混合信号中快速准确地分离出原始信号。本系统以STM32H7单片机为主控制器,FPGA为协处理器。STM32H7采集混合信号,进行FFT运算获得频率和相位信息,并将其传输给FPGA。同时FPGA先通过高速ADC对混合信号进行采样,再通过数字正交锁相从混合信号中锁定原始信号的相位信息,最后通过两路DAC输出分离信号。系统实现了在极短的时间内将多种基础波形叠加的混合信号分离,且使分离信号与原始信号这两个非同源信号在示波器上连续稳定地同屏显示,以及实现了两者间相位差的可调。 展开更多
关键词 数字正交锁相 频谱分析 特征提取 SPI FPGA STM32 信号分离
在线阅读 下载PDF
基于矢网分析TDR测量法的同轴电缆长度与终端负载检测装置
3
作者 黄小芳 盖峻健 +3 位作者 林仕方 杨晋伟 廖家欣 盛庆华 《电子制作》 2025年第11期76-79,共4页
为了实现同轴电缆长度与终端负载的检测,本文实现了一个基于矢量网络分析TDR测量方法的检测装置。该装置由电源模块、激励信号源、定向电桥、接收机、ADC采样与STM32FFT变换/IDFT变换六部分构成。STM32控制AD9959DDS模块产生扫频信号和... 为了实现同轴电缆长度与终端负载的检测,本文实现了一个基于矢量网络分析TDR测量方法的检测装置。该装置由电源模块、激励信号源、定向电桥、接收机、ADC采样与STM32FFT变换/IDFT变换六部分构成。STM32控制AD9959DDS模块产生扫频信号和本振信号,扫频信号送入定向电桥后将反射混叠信号分离为反射信号与源信号,将其分别和相同的本振信号送入混频器下变频至中频信号,ADC对其进行采样后传输至STM32,经FFT变换得到幅频响应。幅频响应通过离散傅立叶反变换(IDFT)后得到时域冲激响应,根据时域阻抗变化特性进行分析,最终得到相应结果并显示在LCD屏上。本系统具有测量同轴电缆长度、判断电缆终端负载类型并测量对应参数的功能,另拓展显示被测电缆网络的史密斯圆图、幅/相频特性图以及TDR图辅以观察。 展开更多
关键词 TDR VNA FFT IDFT 超外差混频 定向电桥
在线阅读 下载PDF
高动态北斗接收机PLL性能优化研究
4
作者 陈朝 朱梦双 +1 位作者 周一帆 郭鑫 《天地一体化信息网络》 2025年第3期110-117,共8页
针对高动态环境下北斗卫星接收机锁相环(phase locked loop,PLL)PLL的性能优化问题,提出了一种基于自适应光滑非线性函数的三阶锁相环设计方法,解决了传统分段非线性环路中的相位突变和噪声敏感性问题。仿真实验结果显示该方法在复杂噪... 针对高动态环境下北斗卫星接收机锁相环(phase locked loop,PLL)PLL的性能优化问题,提出了一种基于自适应光滑非线性函数的三阶锁相环设计方法,解决了传统分段非线性环路中的相位突变和噪声敏感性问题。仿真实验结果显示该方法在复杂噪声环境和动态场景下的稳定性、收敛速度及抗干扰能力更佳,验证了其在复杂动态环境下的鲁棒性与实用性。通过理论创新与实验验证,为高动态全球导航卫星系统接收机提供了兼具快速响应与强抗扰能力的PLL解决方案,具有明确的工程应用前景。 展开更多
关键词 卫星接收机 多普勒跟踪 自适应锁相环 光滑非线性控制单元
在线阅读 下载PDF
基于iSDFT滤波的三相锁相环研究
5
作者 于慧皓 李希年 +1 位作者 刘国帅 李旺 《电力电子技术》 2025年第10期106-111,共6页
锁相环(PLL)广泛应用于计算电网电压的幅值与相位等同步信息。然而,实际电网电压的谐波畸变与不对称造成PLL的输出振荡,导致锁相偏差;通过调节系统控制带宽能够抑制部分谐波,但降低PLL的动态性能。针对此,本文提出了一种基于快速延时信... 锁相环(PLL)广泛应用于计算电网电压的幅值与相位等同步信息。然而,实际电网电压的谐波畸变与不对称造成PLL的输出振荡,导致锁相偏差;通过调节系统控制带宽能够抑制部分谐波,但降低PLL的动态性能。针对此,本文提出了一种基于快速延时信号相消(FDSC)的改进滑动离散傅里叶变换(iSDFT),快速准确提取电网畸变不对称电压的基波正序分量,并将其作为同步坐标系PLL(SRF-PLL)的前置滤波器,实时跟踪电网电压的基波信息。实验结果验证了iSDFT的先进性。 展开更多
关键词 锁相环 快速延时信号相消 滑动离散傅里叶变换
在线阅读 下载PDF
低功耗低噪声级联小数分频锁相环电路
6
作者 周敏 尹勇生 +1 位作者 唐煦 孟煦 《微电子学》 北大核心 2025年第1期91-98,共8页
设计了一种基于65 nm CMOS工艺的低功耗、低相位噪声的小数分频锁相环。为抑制小数分频锁相环中因Delta-Sigma调制器(DSM)引入的量化噪声,结合增加DSM工作频率、降低量化步长及相位域滤波三种方案进行设计。第一级采用传统整数锁相环提... 设计了一种基于65 nm CMOS工艺的低功耗、低相位噪声的小数分频锁相环。为抑制小数分频锁相环中因Delta-Sigma调制器(DSM)引入的量化噪声,结合增加DSM工作频率、降低量化步长及相位域滤波三种方案进行设计。第一级采用传统整数锁相环提供16相位并通过基于DSM的相位选择实现小数倍频,第二级利用注入锁定振荡器进一步倍频且对DSM量化噪声进行滤除。电路仿真结果显示,1.2 V电源电压下其功耗为8.42mW,输入参考频率为50MHz且输入小数控制字等效为0.968时,锁定时间为1.5μs,输出频率为1.936GHz,频率范围为1.128~1.936GHz,此时总体输出1 MHz频偏处相位噪声为-107.3dBc/Hz,量化噪声峰值为-126dBc/Hz。 展开更多
关键词 小数锁相环 注入锁定 频率分辨率 量化噪声 DSM
原文传递
一种基于65 nm CMOS工艺的低相噪低功耗电荷泵锁相环
7
作者 李铁虎 郭超东 +3 位作者 张伟 黄锦涛 曾军 张俊安 《微电子学》 北大核心 2025年第3期364-369,共6页
介绍了一种基于65 nm CMOS工艺的低相位噪声和低功耗电荷泵锁相环频率合成器。为了提升相位噪声性能,压控振荡器采用了对称PMOS型交叉耦合技术。为了减少杂散对噪声的影响,提出了一种四档可调节复位延迟链的鉴频鉴相器,结合低失配电荷... 介绍了一种基于65 nm CMOS工艺的低相位噪声和低功耗电荷泵锁相环频率合成器。为了提升相位噪声性能,压控振荡器采用了对称PMOS型交叉耦合技术。为了减少杂散对噪声的影响,提出了一种四档可调节复位延迟链的鉴频鉴相器,结合低失配电荷泵设计,可降低鉴相死区引起的带内相位噪声。采用吞咽计数器分频器可显著降低高频时钟分频产生的功耗。提出的锁相环(Phase-locked Loop,PLL)工作频率为4.80~5.38 GHz。根据在5 GHz频率下的后仿真结果,VCO和PLL在1 MHz偏频处的相位噪声分别为−115 dBc/Hz和−110 dBc/Hz。整个PLL的总功耗为6.6 mW,面积仅为0.66 mm×0.64 mm。利用CML高速二分频器,提出的低功耗低相噪电荷泵锁相环可为WLAN/Wi-Fi收发器生成2.40 GHz至5.38 GHz的高质量本振时钟。 展开更多
关键词 锁相环 可调复位延迟链 鉴频鉴相器 电荷泵 双电感振荡器
原文传递
0.15~5.8 GHz超宽带多功能锁相环设计
8
作者 傅海鹏 毕宇昕 +1 位作者 王志鹏 石浩 《湖南大学学报(自然科学版)》 北大核心 2025年第6期187-194,共8页
为满足通信基站、雷达等系统对于高频谱纯度本振信号的需求,基于130 nm SiGe BiCMOS工艺设计并实现了一款超宽带、多功能的锁相环(phase-locked loop,PLL)芯片,并结合芯片的应用设计了片外测试电路系统.PLL芯片内部的数控电荷泵(charge ... 为满足通信基站、雷达等系统对于高频谱纯度本振信号的需求,基于130 nm SiGe BiCMOS工艺设计并实现了一款超宽带、多功能的锁相环(phase-locked loop,PLL)芯片,并结合芯片的应用设计了片外测试电路系统.PLL芯片内部的数控电荷泵(charge pump,CP)可以通过CP电流控制,实现对环路带宽和系统功耗等重要指标的调节.宽带可切换分频器在反馈回路中对片外不同工作频段和性能特点的压控振荡器(voltage controlled oscillator,VCO)输出的基波信号进行分频,实现1~5.8 GHz范围内基波信号的锁定输出.同时片内集成独立分频系统对VCO输出基波信号实现了1/2/4/8/16分频,覆盖了基波信号频段以下0.15~1 GHz范围的低频信号的输出,进一步拓展锁定带宽.对该锁相环芯片进行流片测试表明,基波2.4 GHz输出时,环路带宽内100 kHz处相位噪声为-105.8 dBc/Hz,参考杂散抑制-86.12 dBc.芯片在3.3V供电下,最高鉴相频率可达75 MHz,可在-55~85℃之间正常工作,提供高频谱纯度的本振信号. 展开更多
关键词 锁相环 带宽 电荷泵 相位噪声
在线阅读 下载PDF
一种新型的全数字锁相环 被引量：93
9
作者 庞浩 俎云霄 王赞基 《中国电机工程学报》 EI CSCD 北大核心 2003年第2期37-41.1,共5页
该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中,一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似,该文推导出该锁相环系统的数学模型,并进一步对该系统的局部动态特... 该文提出了一种实现全数字锁相环的新方法。在基于该方法实现的全数字锁相环中,一种数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法。通过线性近似,该文推导出该锁相环系统的数学模型,并进一步对该系统的局部动态特性进行了讨论。理论分析表明这种新型的全数字锁相环具有很宽的锁相范围,并且在不同被锁频点的局部范围内都具有相同的稳定形式,锁相跟踪达到稳定的时间与被锁信号的周期成正比。由于充分利用了鉴相脉冲宽度所包含的相位误差信息,同时又引入了积分控制,使锁相环的跟踪响应速度得到提高。仿真实验进一步验证了理论分析的结论。该文锁相环采用数字电路方式实现,其性能可以通过比例和积分控制参数进行调节,因而简化了设计过程,便于应用在电机调速系统、有源滤波器和静止无功补偿器等领域。 展开更多
关键词 全数字锁相环 数学模型 数字电路 信号锁相技术
在线阅读 下载PDF
基于新型全数字锁相环的同步倍频技术 被引量：9
10
作者 张志文 曾志兵 +3 位作者 罗隆福 王伟 郭斌 王承林 《电力自动化设备》 EI CSCD 北大核心 2010年第2期123-126,130,共5页
为了实时跟踪电网频率的变化,提高直流输电系统中换流器触发脉冲控制精度,提出了一种基于新型全数字锁相环的同步倍频技术。该新型数字锁相环在传统数字锁相环的基础上加入了自适应模值控制模块,大幅提高了锁相速度和精度。在此基础上,... 为了实时跟踪电网频率的变化,提高直流输电系统中换流器触发脉冲控制精度,提出了一种基于新型全数字锁相环的同步倍频技术。该新型数字锁相环在传统数字锁相环的基础上加入了自适应模值控制模块,大幅提高了锁相速度和精度。在此基础上,利用近似补偿方法设计出的同步倍频模块能在高精度要求下对电网频率同步任意倍频,给换流器触发控制系统提供精准的时钟基准,提高相位控制精度,削弱换流器产生的非特征谐波。利用现场可编程门阵列(FPGA)为载体,在QUARTUSⅡ软件环境下,设计出了基于全数字锁相环的同步倍频装置,并通过软件仿真和实验测试验证了该技术的正确性和优越性。 展开更多
关键词 全数字锁相环 同步数字倍频 脉冲发生器 直流输电 FPGA
在线阅读 下载PDF
基于频率和初相角解耦检测的新型锁相环 被引量：7
11
作者 姜齐荣 王亮 +3 位作者 张春朋 洪芦诚 魏应冬 谢小荣 《电力系统自动化》 EI CSCD 北大核心 2013年第18期113-119,共7页
提出了一种由锁频环(FLL)和初相角锁相环(PLL)构成的新型三相PLL。FLL采用了一种新型的微分算法来检测频率误差,可避免由电压相角或幅值突变导致的频率检测误差。该新型PLL采用频率自适应数字滤波器(FADF)滤除输入信号中的谐波和噪声,... 提出了一种由锁频环(FLL)和初相角锁相环(PLL)构成的新型三相PLL。FLL采用了一种新型的微分算法来检测频率误差,可避免由电压相角或幅值突变导致的频率检测误差。该新型PLL采用频率自适应数字滤波器(FADF)滤除输入信号中的谐波和噪声,提高了相角的检测精度。FADF利用多重化延时信号消除算法消除频率较低的谐波,然后通过巴特沃斯低通滤波器滤除高次谐波和噪声,可以在dq域准确、迅速地提取基波正序电压。同时,初相角PLL拥有较高的特征频率,使得新型PLL可以在相角突变后迅速地实现同步。通过仿真和实验对新型PLL的性能进行了验证,且为了适用于计算能力较差的控制器,给出了新型PLL的简化方案。 展开更多
关键词 锁相环 电网同步 锁频环 延时信号消除 数字滤波器
在线阅读 下载PDF
用于痕量检测微弱信号提取的锁相放大电路设计及实现 被引量：13
12
作者 倪家升 刘统玉 +5 位作者 王昌 常军 宋志强 王黔 刘真梅 翟瑞占 《山东科学》 CAS 2009年第5期48-52,56,共6页
在分析了现代微弱信号检测的研究技术的基础上,设计了一种基于AD630芯片的锁相放大器电路,利用锁相放大器芯片内部的锁相与乘法功能,对参考信号与探测信号进行处理,实现了信号的锁相放大,通过合适的积分电路,实现了锁相放大器的设计。... 在分析了现代微弱信号检测的研究技术的基础上,设计了一种基于AD630芯片的锁相放大器电路,利用锁相放大器芯片内部的锁相与乘法功能,对参考信号与探测信号进行处理,实现了信号的锁相放大,通过合适的积分电路,实现了锁相放大器的设计。文章还对微弱信号的前置放大电路进行设计,从而提高了整个锁相放大器电路的整体性能。该电路成功应用于光纤痕量气体检测中,并实现了0.0001%浓度量级的一氧化碳痕量检测,提高了检测灵敏度,效果明显。 展开更多
关键词 微弱信号 痕量气体检测 电路 锁相放大器
在线阅读 下载PDF
三相电压不平衡条件下改进的锁相技术 被引量：15
13
作者 王万宝 张犁 +1 位作者 胡海兵 邢岩 《电力电子技术》 CSCD 北大核心 2013年第7期17-19,27,共4页
传统的d-q锁相技术在电网电压不平衡、电压谐波畸变情况下无法获得精确的电网频率/相位信息,因而无法获得很好的并网控制性能。此处对传统的d-q锁相原理和电网不对称情况下锁相失效的原因进行了分析,在此基础上,对传统的d-q锁相进行了改... 传统的d-q锁相技术在电网电压不平衡、电压谐波畸变情况下无法获得精确的电网频率/相位信息,因而无法获得很好的并网控制性能。此处对传统的d-q锁相原理和电网不对称情况下锁相失效的原因进行了分析,在此基础上,对传统的d-q锁相进行了改进,得到了新的锁相方法,即采用多个全通滤波器(APF)进行相序分离的锁相方法。实验验证了新的锁相方法的正确性和可行性。 展开更多
关键词 锁相技术 电网电压不平衡 全通滤波器
在线阅读 下载PDF
一种新型不同频直接鉴相的锁相环 被引量：8
14
作者 屈八一 宋焕生 +2 位作者 周渭 李珊珊 孟强 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2014年第2期172-177,共6页
对于输入和输出信号频率接近或者近似成整数倍关系类型的频率变换,利用目前的锁相技术很难解决.基于异频信号间的相位差变换规律,采用相位重合点检测电路、等效鉴相电路、可调偏置型环路滤波器等设计了一种新型的锁相环.实验结果表明,... 对于输入和输出信号频率接近或者近似成整数倍关系类型的频率变换,利用目前的锁相技术很难解决.基于异频信号间的相位差变换规律,采用相位重合点检测电路、等效鉴相电路、可调偏置型环路滤波器等设计了一种新型的锁相环.实验结果表明,上述锁相环具有低噪声、高稳定度、输出频率便于调整等特点. 展开更多
关键词 锁相环 鉴相 相位重合
在线阅读 下载PDF
基于UKF准开环结构的高动态载波跟踪环路 被引量：6
15
作者 韩帅 王文静 +1 位作者 陈曦 孟维晓 《航空学报》 EI CAS CSCD 北大核心 2010年第12期2393-2399,共7页
对高动态环境下的全球卫星导航系统(GNSS)载波信号跟踪方法进行了研究。在分析高动态载波信号模型的基础上,提出了一种基于无迹卡尔曼滤波(UKF)的准开环载波跟踪方法。此方法能够消除导航数据二进制相移键控(BPSK)调制的影响,并采用四维... 对高动态环境下的全球卫星导航系统(GNSS)载波信号跟踪方法进行了研究。在分析高动态载波信号模型的基础上,提出了一种基于无迹卡尔曼滤波(UKF)的准开环载波跟踪方法。此方法能够消除导航数据二进制相移键控(BPSK)调制的影响,并采用四维UKF相位估计模型提高跟踪精度,同时对估计值进行补偿以减少滤波器的滞后性。通过模拟接收机的高动态运动轨迹,从跟踪误差、跟踪结果和补偿效果3个方面,与基于卡尔曼滤波(KF)的锁频环(FLL)辅助锁相环(PLL)结构的传统跟踪方法进行比较,结果表明基于UKF的准开环跟踪方法能够有效地完成高动态环境下的载波跟踪。 展开更多
关键词 高动态 信号处理 无迹卡尔曼滤波 频率偏移 补偿
原文传递
改进的解耦双同步坐标系锁相环的设计与实现 被引量：14
16
作者 周元峰 段善旭 +1 位作者 刘宝其 冯鑫振 《电力电子技术》 CSCD 北大核心 2012年第8期68-70,共3页
微网中的电压可能会存在较大的谐波和不平衡,因此要求锁相环(PLL)能够迅速、准确地确定电网正序电压的相位。提出的改进型解耦双同步坐标系PLL通过在q轴加入6次谐波的陷波器,可抑制电网中的5次负序电压和7次正序电压对锁相的影响。锁相... 微网中的电压可能会存在较大的谐波和不平衡,因此要求锁相环(PLL)能够迅速、准确地确定电网正序电压的相位。提出的改进型解耦双同步坐标系PLL通过在q轴加入6次谐波的陷波器,可抑制电网中的5次负序电压和7次正序电压对锁相的影响。锁相程序在相位变化较大时改变正弦表的指针,在相位或频率变化较小时调节DSP周期寄存器。实验证明了该锁相方法的有效性。 展开更多
关键词 锁相环 双同步坐标系 解耦陷波器
在线阅读 下载PDF
基于二阶广义积分器的单相并网锁相环的研究 被引量：10
17
作者 陈艳艳 沈旦立 +1 位作者 皇淼淼 许登旭 《电力电子技术》 CSCD 北大核心 2013年第5期46-47,共2页
准确快速地追踪电网电压是并网逆变器稳定运行的重要保障,故锁相技术在光伏并网系统中十分重要。常规的过零点电网电压检测锁相方法在面对电压缺相时会使锁相不稳定而失效,甚至会损坏逆变器。针对此问题,提出了基于瞬时无功理论的单相... 准确快速地追踪电网电压是并网逆变器稳定运行的重要保障,故锁相技术在光伏并网系统中十分重要。常规的过零点电网电压检测锁相方法在面对电压缺相时会使锁相不稳定而失效,甚至会损坏逆变器。针对此问题,提出了基于瞬时无功理论的单相锁相技术,并将该方法应用于单相并网系统,实验验证了该方法的有效性。 展开更多
关键词 关键字 单相锁相环 瞬时无功理论 并网逆变器
在线阅读 下载PDF
一种高性能的全数字锁相环设计方案 被引量：5
18
作者 屈八一 程腾 +4 位作者 俞东松 李智奇 周渭 李珊珊 刘立东 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2019年第1期112-116,共5页
针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。... 针对实现参考频率和输出的频率近似相等或者近似成整数倍关系时遇到的锁相环设计方案复杂以及高性能的模拟锁相环不适宜于集成化问题,设计了主要由模数转换器、全数字式鉴相器、数字式低通滤波器和数控振荡器等构成的全数字式锁相环。主要利用模数转换器在动态量采集时具有的边沿效应从其采集的大量数据中选择出精度更高的数据用于后级的全数字式鉴相,实现了一种全数字式锁相环。实验结果表明了该方案的正确性及其具有锁定精度高和环路的本底噪声低等特性。 展开更多
关键词 数字锁相环 边沿效应 全数字式鉴相器 数控振荡器
在线阅读 下载PDF
快速锁定的宽频带CMOS锁相环设计 被引量：5
19
作者 雷鑑铭 何威 +1 位作者 邹志革 温朝晔 《华中科技大学学报（自然科学版）》 EI CAS CSCD 北大核心 2012年第7期71-74,共4页
设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围... 设计了一种可快速锁定的宽频带CMOS电荷泵锁相环电路.通过增加一个自适应带宽控制模块,当锁相环处于捕捉状态时,增加环路带宽实现快速锁定;锁相环接近锁定状态时,减小带宽,保证环路的稳定性和减小杂散.同时还设计了能工作在宽频率范围的压控振荡器.该锁相环基于0.25μm CMOS工艺,供电电压为2.5V时,工作范围在960～2 560MHz,功耗为8.9～23.2mW,锁定时间小于12μs. 展开更多
关键词 锁相环 快速锁定 环形压控振荡器 宽频带 相位噪声
原文传递
低噪声、低功耗CMOS电荷泵锁相环设计 被引量：12
20
作者 王洪魁 袁小云 张瑞智 《固体电子学研究与进展》 CAS CSCD 北大核心 2004年第1期81-85,共5页
设计了一种 1 .8V、0 .1 8μm工艺的低噪声低功耗锁相环电路 ,其采用 CSA(Current Steer Amplifier)架构的压控振荡器 (VCO)。整个电路功耗低 ,芯片面积为 1 60 μm× 1 2 0 μm,对电源和衬底噪声抑制能力强。经过Spice模拟表明 ,... 设计了一种 1 .8V、0 .1 8μm工艺的低噪声低功耗锁相环电路 ,其采用 CSA(Current Steer Amplifier)架构的压控振荡器 (VCO)。整个电路功耗低 ,芯片面积为 1 60 μm× 1 2 0 μm,对电源和衬底噪声抑制能力强。经过Spice模拟表明 ,在有电源噪声的情况下 ,输出 5 0 0 MHz时钟时周对周抖动小于 41 ps,功耗为 2 .8m W。 展开更多
关键词 低噪声 低功耗 CMOS 电荷泵 锁相环 压控振荡器
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 52 下一页 到第 页
使用帮助 返回顶部