摘要
分析了单个神经元神经网络(即感知器)的结构特征;介绍了自顶向下的FPGA的设计方法,并在QUARTUS^(TM)Ⅱ软件平台上实现了单个神经元的硬件神经网络。
The paper analyzes the structure features of single neural network(viz. sense part), puts forward a
design method of Top-Down with FPGA, and implements a hard-wired sense part on the flat roof of QUAR-
TUS^(TM) Ⅱ.
出处
《广东工业大学学报》
CAS
2003年第3期46-49,53,共5页
Journal of Guangdong University of Technology
