期刊文献+

基于双压控延迟线的锁相环抖动跟踪估计

Jitter Tracking Estimation of Phase-locked Loop Based on Double Voltage-controlled Delay Lines
在线阅读 下载PDF
导出
摘要 针对锁相环中的抖动跟踪问题,文中提出了一种自适应锁相环结构和抖动跟踪估计优化算法。自适应锁相环由2个压控延迟线和边缘比较器构成一个片上抖动估计模块,并对压控延迟线的控制电压采用一种自适应跟踪算法来实现对输出抖动跟踪的自适应优化,从而收敛到最小抖动工作点。实验结果表明,文中提出的片上抖动跟踪估计模块和抖动估计算法不仅能够实现对输出抖动估计的自适应跟踪,而且在不同电源噪声、不同工作频率和不同工艺角情形下都能获得较好的抖动跟踪估计值。 Aiming at the jitter tracking problem in phase locked loop, an adaptive phase-locked loop structure and optimal algorithm for jitter tracking estimation was proposed in this paper. The adaptive phase-locked loop consists of two voltage-controlled delay lines and edge comparators, which consist of an on-chip jitter estimation module. The control voltage of the voltage-controlled delay line is tuned by an adaptive tracking algorithm to realize the adaptive optimization of the output jitter tracking, thus convergence to the minimum jitter operating point is achieved. The experimental results show that the proposed on-chip jitter tracking module and jitter estimation algorithm can not only realize the adaptive tracking of output jitter estimation, but also can obtain better tracking estimates in the situations for different power noise, different operating frequencies and different process comers .
出处 《仪表技术与传感器》 CSCD 北大核心 2017年第5期104-107,111,共5页 Instrument Technique and Sensor
基金 国家自然科学基金面上项目(61379019) 四川省科技厅支撑项目(2014SZ0104) 西华师范大学基本科研业务费专项资金资助项目(14C002)
关键词 锁相环 压控延迟线 抖动估计 自适应跟踪 收敛 phase-locked loop voltage-controlled delay line jitter estimation adaptive tracking convergence
  • 相关文献

参考文献3

二级参考文献12

  • 1王照峰,王仕成,苏德伦.锁相环电路的基本概念及应用研究[J].电气应用,2005,24(8). 被引量:46
  • 2BEST R E.锁相环设计、仿真和应用[M].北京:清华大学出版社,2003:7-114.
  • 3OLSSON T, NILSSON P. A digitally controlled PLL for SoC applications[J]. IEEE J Sol Sta Circ, 2004, 39(5) : 751-759.
  • 4GARDNE”F M. Phase Lock Technique [M]. John Wiley, 2005: 294-312.
  • 5ADIBI A A. Phase noise and jitter in CMOS ring oscillator [J]. IEEE J Sol Sta Circ, 2006, 41(8):1803- 1815.
  • 6WU C-T, WANG W, CHYN I. A scalable DCO design for portable ADPLL designs [C] // IEEE Int Syrup Circ and Syst. 2005:23-26.
  • 7贝斯特.锁相环设计、仿真与应用[M].5版.北京:清华大学出版社,2007.
  • 8ErieBogatin.信号完整性与电源完整性分析电源完整性分析[M].2版.李玉山,刘洋,译.北京:电子工业出版社,2015.
  • 9Synopsys. HSPICE Simulation and analysis user guide [ M]. Ameria: Synopsys,2007.
  • 10魏建军.快速锁定的低功耗电荷泵锁相环[J].华南理工大学学报(自然科学版),2009,37(9):71-76. 被引量:8

共引文献7

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部