摘要
由于FPGA在高安全领域应用中需对跨时钟域电路可靠性(MTBF)进行评估,而亚稳态参数τ值是影响跨时钟域电路MTBF的关键参数.本文提出一种步进式测量FPGA器件亚稳态参数τ值的方法;然后以FPGA内部的数字时间管理模块为基础设计测试电路.通过对典型FPGA芯片进行实验,结果分析表明采用该方法能够有效测试出FPGA亚稳态参数τ和T_w值,且操作简便快捷.
Due to the FPGA necessary to evaluate the reliability of clock domain circuit in safe-critical applications. Metastable parameter τ is a key parameter to influence the clock domain circuit＇s MTBF value. This paper first put forward a step-down method to measure the FPGA device＇s metastable parameters τ. Then design the test circuit which use the internal FPGA digital time management module. The experiment result which based on the typical FPGA chip shows that the step-down method can effectively test the FPGA metastable parameterτ and Tw, and is easy and convenient to operation.
出处
《微电子学与计算机》
CSCD
北大核心
2016年第10期46-49,共4页
Microelectronics & Computer
基金
国家自然科学基金委员会与中国民用航空局联合资助项目(U1333120)
天津市自然科学基金联合资助项目(15JCQNJC42800)
民航科技创新引导资金重大专项项目(MHRD20140103)
中央高校基本科研业务费项目(3122014C025)
