期刊文献+

基于边界扫描的电路板测试性优化设计 被引量:6

Optimal Design for the Testability of Circuit Boards Based on Boundary Scan
在线阅读 下载PDF
导出
摘要 基于边界扫描的电路板测试性设计中 ,迫切需要解决“测试性改善程度一定时 ,如何权衡设计使得设计复杂性最小”的问题。本文首先深入分析了该问题 ,证明它是一个NP 完全问题 ,然后基于贪婪策略提出了求解问题的优化算法。仿真实验表明 ,该算法能够得到较优化的电路板测试性设计方案。 In the design for the testability of circuit boards based on boundary scan, it is needed to solve the problem of how to design optimally to minimize design complexity when testability improvement degree is definite In this paper, the problem is analyzed and is proved to be an NP complete problem Then, an optimal algorithm is proposed based on the greedy strategy Experiments show that the algorithm can generate an optimal design scheme
出处 《计算机工程与科学》 CSCD 2002年第2期73-76,共4页 Computer Engineering & Science
关键词 边界扫描 电路板 测试性优化设计 贪婪策略 boundary scan optimal design for testability circuit board
  • 相关文献

参考文献1

  • 1M N Swanny 左垲(译).网络与算法[M].北京:高等教育出版社,1988..

同被引文献52

  • 1刘思久,罗艳,郑春平,于德伟.用于边界扫描测试的虚拟仪器开发[J].仪器仪表学报,2007,28(S1):247-251. 被引量:4
  • 2雷加,苏波.基于IEEE1149.4标准TAP控制器的设计[J].仪器仪表学报,2007,28(S1):298-299. 被引量:9
  • 3钱正芳,王阳,周颖,崔和.战斗机可靠性研发费用[J].海军航空工程学院学报,2003,18(3):369-371. 被引量:2
  • 4陈圣俭,牛春平,任哲平.边界扫描测试生成算法优化问题[J].电子测量与仪器学报,2006,20(4):73-77. 被引量:7
  • 5[1]IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE Std 1149.1-1990[S].
  • 6[2]陈光瑀,张世箕.数据域测试及仪器(第三版)[M].电子科技大学出版社,2001:195
  • 7IEEE 1149.1-1990 Standard Test Access Port and Boundary Scan[S].
  • 8Yoon-Hwa Choi,Chul Kim,Edward Jung Configuring Mmultiple Boundary Scan chains for board testing[M].1995.
  • 9Configuring Multiple Scan Chains for Minimum Test Time,Sridhar Narayanan,Rajesh Gupta+and Melvin Breuer.
  • 10Rajesh Gupta and Melvin A.Breuer.Optimal configuring of multiple scan chains.Sridhar Narayanan[J].IEEE transaction on computers,1993,42 (9).

引证文献6

二级引证文献14

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部