摘要
通过一个偶同位产生器逻辑功能的实现过程,介绍了VHDL语言中信号设置的不同方式及注意事项,并给出了完整的程序代码。
This paper introduces how to use different expression of VHDL to set signals basedon the Even Parity Bit Generator design, and the advertences and the whole programs are given.
出处
《半导体技术》
CAS
CSCD
北大核心
2002年第3期45-47,51,共4页
Semiconductor Technology
