期刊文献+

单片系统(SoC)设计技术 被引量:12

SOC DESIGN TECHNOLOGY
在线阅读 下载PDF
导出
摘要 集成电路技术在近 10年里有了飞速的发展 ,加工工艺从 0 .5μm ,0 .6μm亚微米级工艺发展到 0 .2 5μm ,0 .18μm甚至 0 .1μm的深亚微米 (DSM)和超深亚微米级工艺 (VDSM) .单芯片集成度大大提高 ,加上集成电路设计的多年积累 ,单个芯片有能力实现复杂系统 ,这就是单片系统 (system on a chip) .在单芯片上实现复杂系统不是简单地将过去的设计在同一芯片上简单的集成 ,需要考虑许多新的技术问题 .将介绍单片系统的设计特点以及涉及单片系统设计的关键技术 ,其中包括设计复用技术、使用 IP核的注意事项以及端口标准化等问题 ;深亚微米设计的设计要点和难点 :深亚微米电路的电学模型以及连线延迟计算方法和避免传输线效应的方法 ;同时还将介绍单片系统的测试技术和一些测试方案 ,物理综合概念和目前流行的能提供深亚微米设计能力的主流 The key technologies for designing an integrated system on a chip are introduced in this paper. The design reuse technology enables IC designer to use the mature designs to shorten the developing period. Issues concerning the use of IP cores are also introduced. The deep submicro meter circuit's I V character is introduced and the interconnect wire's transport character is discussed. SoC test and design technology for testability is also discussed. The main EDA tools are introduced.
作者 陈岚 唐志敏
出处 《计算机研究与发展》 EI CSCD 北大核心 2002年第1期9-16,共8页 Journal of Computer Research and Development
基金 国家自然科学基金 (69773 0 0 7) 中国科学院计算技术研究所领域前沿青年基金 (2 0 0 0 60 10 )资助
关键词 单片系统 可测试性设计 物理综合 集成电路 涤亚微米加工 system on a chip, design reuse, IP core, design for test, physical synthesis
  • 相关文献

参考文献10

  • 1Michael J Flynn et al. Deep-sub micron microprocessor design issues. IEEE MICRO, 1999, 19(4): 11~22
  • 2陈岚. 最大时间差流水线技术在ASIC设计中的应用[博士论文]. 中国科学院计算技术研究所,北京,2001(Chen Lan. Applicating wave-pipelined techniques in ASIC design[Ph D dissertation](in Chinese). Institute of Computing Technology, Chinese Academy of Sciences, Beijing, 2001)
  • 3http:∥www.eetchina.com/ART〖KG-*8〗8800040219〖KG-*8〗617698.617701.html
  • 4Takayasu Sakurai, A Richard Newton. Alpha-power law MOSFET model and its application to CMOS inverter delay and other formulas. Journal of Solid-State Circuit, 1990, 25(2): 584~594
  • 5Alexander Chatzigerorgiou et al. A model technique for CMOS gates. IEEE Trans on Computer-Aided Design of Integrated Circuits and Systems, 1999, 18(5): 557~575
  • 6Jan M Rabeay. Digital Integrated Circuits a Design Perspective(影印),第2版. 北京:清华大学出版社, 1999(Jan M Rabeay. Digital Integrated Circuits a Design Perspective. Prentice-Hall Inc, 1996)
  • 7Jason Cong et al. Optimal wiresizing under elmore delay model. http://www.ucla.edu
  • 8Jose Machado da Silva et al. Mixed-signal BIST in a system-on-chip environment. In: Abstract book of the First Portugal-China Workshop on Solid-State Circuits. Shanghai, China, 2000. 99~100
  • 9http://www.synopsys.com
  • 10http://www.cadence.com

同被引文献57

引证文献12

二级引证文献108

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部