期刊文献+

80386DRAM存贮体的设计

在线阅读 下载PDF
导出
摘要 一、前言80386 32位微处理器可与静态 PAM(SRAM)、动态 RAM(DRAM)和高速缓冲存贮系统(即由少量的快速存贮器 SRAM 和大量的低速存贮器 DRAM 组成的存贮系统)进行接口。由于 DRAM 存贮器在访问和周期刷新之间需要预充时间,所以 DRAM 存贮器的传送数据速度往往要低于 SRAM 存贮器。然而 DRAM 存贮器具有以低价格来构成大容量的存贮系统的特点,因而得到了广泛的应用。二、多存贮体交叉存贮由于 DRAM 存贮器在两次连续访问操作之间需要一段短暂的空闲时间,若不提供这一空闲时间,DRAM 中的数据就会丢失。如果对一组 DRAM 芯片进行连续访问。
作者 梁亢
出处 《集成电路应用》 1991年第1期41-46,40,共7页 Application of IC
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部